GIJI990602１９９９年１１月５日の
ＶＬＢＩ標準インターフェース（ＶＳＩ）打ち合わせの様子（案）

日時：１９９９年１１月５日（金）１５：００−１８：００
場所：鹿島宇宙通信センター　ＴＶ会議室
参加者（敬称略）：
　通総研　−　近藤、小山、中島、関戸、市川、鈴山　（鹿島）
　　　　　　　木内、（小金井）
　国立天文台　−　川口

議事： 
ホイットニーから送られてきたノートを元に議論を行った。

議論の結果、以下のコメントをホイットニーあてに送ることを確認した。 
(1) Constant Clock Frequency
並列度にも関係するが、６４ＭＨｚではなく３２ＭＨｚを推奨する。また、オプションは
許すべきではない。なぜならば、オプションを許すと異なるClock Frequenncyの装置間での
接続ができなくなる。また、
技術的には６４ＭＨｚは可能であるが、日本ではすでに３２ＭＨｚで開発して
きているシステムが多数あり（例えば、ＣＲＬの
ギガビットレコーダＧＢＲ）、特にサンプラーが対応は大変である。ＶＳＩとして６４ＭＨｚ
となると、ＧＢＲが対応するのは困難である。

(2) Variable-Frequency DOM Clock Rates
日本では+/-10ppmしか許容できない。提案のような大きな範囲の偏差を許容できる
システムが現時点で存在するのか。もしそうなら、その装置を教えていただきたい。

(3) DIM Active Bit Streams
この概念は受け入れるが、Constant Clock Frequencyは３２ＭＨｚとしてほしい。
また、並列度は３２並列とし、固定ワイヤ接続は残す。（ＧＢＲは３２ＭＨｚ、３２並列
である）

(4) Bit Stream Remapping
これはオプションとすべきである。

(5) Test Vectors
これはオプションとすべきである。各現システムの内部事情はＶＳＩに含めるべきではない。

(6) Hardware Time Code
独立なコネクターに含めることにし、日本としてはD-SUB 15ピンを提案する。その中に、
DPSCLOCK,DPS1PPS,PDATA等を含めることを提案する。詳細は川口さんから提案
される。

(7) 1PPS Waveform Timing
提案通りで問題なし

(8) ALT1PPS
提案通りで問題なし

(9) Signal Grouping
デージーチェイン用にDPSCLOCK,DPS1PPSは(PDATAも含めて）別コネクターとし、
D-SUB 15ピンを提案する（(6)参照）

(10) Electrical
提案通りで問題なし

(11) Connector and Cable Specifications
(1)の最高周波数および並列度とも関係する。日本としてはMDR/3Ｍの80ピンを提案する。


今回の日本の提案は、ＧＢＲやＶＥＲＡ計画ですでに動き始めているものもあり、
その辺りを考慮の上、ＶＳＩとして採用していただくことを強く希望する。


次回ＶＳＩ国内検討会は１２月７日、ＶＬＢＩ懇談会のセッション終了後
開催することになった。

近藤哲朗

１９９９年１１月５日作成