

令和 4 年度研究開発成果概要書

採 択 番 号 06001

研究開発課題名 Beyond 5G に向けた高速ビームステアリング技術の研究開発

(1) 研究開発の目的

1 シンボル以下で任意の方向に高速ビームステアリング可能な要素技術を確立し、Beyond 5G 時代に求められる5つの上位機能①時分割多元接続MIMO、②移動局の高速ビームトラッキング、③移動局の高速ビームスキャン、④固定無線のビーム位置自動調整、⑤移動体へのワイヤレス給電の研究開発に展開・貢献する。

(2) 研究開発期間

令和 4 年度から令和 6 年度 (3 年間)

(3) 受託者

学校法人立命館<代表研究者>

学校法人湘南工科大学

学校法人早稲田大学

(4) 研究開発予算 (契約額)

令和 4 年度 100百万円

(5) 研究開発項目と担当

研究開発項目 1 高速切替移相器の研究開発

1-a) 高速切替移相器の回路構成の研究開発 (立命館大学)

1-b) 移相器集積回路の研究開発 (立命館大学)

研究開発項目 2 高速切替フェーズドアレーの研究開発

2-a) フェーズドアレービーム制御の研究開発 (湘南工科大学)

2-b) フェーズドアレー構成と移相器要求条件明確化 (湘南工科大学)

研究開発項目 3 高速切替フェーズドアレーの適用技術の研究開発

3-a) 高速位相切り換え信号の評価 (早稲田大学)

3-b) B5G システムにおける高速切替フェーズドアレーの適用技術の研究開発 (早稲田大学)

(6) 特許出願、外部発表等

		累計 (件)	当該年度 (件)
特許出願	国内出願	4	4
	外国出願	0	0
外部発表等	研究論文	3	3
	その他研究発表	15	15
	標準化提案・採択	0	0
	プレスリリース・報道	0	0
	展示会	1	1
	受賞・表彰	0	0

## (7) 具体的な実施内容と成果

### 研究開発項目 1：高速切換移相器の研究開発

#### 1-a) 高速切換移相器の回路構成の研究開発

移相器の高精度化を目的とし、エミッタ帰還抵抗を付加したデジタル制御移相器回路構成を検討し、擬似正弦関数回路の動作についてエミッタ帰還抵抗値を変数とする理論式として表式化、エミッタ帰還抵抗の最適値を求める手法を確立した。また、移相器の高精度化を実証するため、エミッタ帰還抵抗を付加した移相器回路構成について、個別部品の組み合わせにて移相器動作を確認し、5GHz の信号を移相した時の移相誤差を今年度目標値  $72^\circ$  (制御精度 20%) に対して、 $3.3^\circ$  に低減できる見通しを予備実験にて検証した。また、移相器を構成する要素回路である擬似正弦関数回路とベクトル変調器の周波数特性をそれぞれ見積り、擬似正弦関数回路が高速化のボトルネックとなっていることを明確化した。この結果を踏まえて、移相器の高速化を目的として擬似正弦関数回路を高速化する手法を新たに考案し 2 件の特許を出願した。個別部品の組み合わせにより高速化の手法を適用した移相器を実現し動作を検証した。この結果、移相器の位相切り換え時間を 100n 秒以下に低減できることを検証した。

#### 1-b) 移相器集積回路の研究開発

移相器回路集積化の設計環境構築のため、シミュレーター及びレイアウトエディターを含む集積回路設計ツール (CAD) を立ち上げた。また、移相器集積回路のオンウェハ測定環境構築のため、必要となるプローバ、10GHz 帯をカバーする高周波計測器、ケーブル等のアクセサリを調達した。さらに、移相器回路集積化の設計環境構築のため、CAD 上にて高周波アナログ回路の設計・レイアウトが可能なテストベンチを作成し、設計環境を構築した。

### 研究開発項目 2 高速切換フェーズドアレーの研究開発

#### 2-a) フェーズドアレービーム制御の研究開発

64 素子の階段状アレーアンテナのビーム形成特性を予測するため、有限要素法の電磁界シミュレーターを導入し構造設計を行った。X-Z 面のバトラーマトリクス方向で 8 個、Y-Z 面 (移相器方向) で 8 個以上、 $8 \times 8 = 64$  ビーム以上のビーム形成を確認した。64 素子階段状アレーアンテナの電磁界シミュレーションにより、バトラーマトリクス回路で形成した X-Z 面の 8 個のビームにおいてビーム間アイソレーション 10dB 以上が得られることを確認した。階段構造となる Y-Z 面の移相器でのビームステアリングを検証し、ステアリング角度として 120 度以上 (6dB 幅) が得られることを確認した。装置高さ 10cm 以下の目標値に向け、バトラーマトリクス回路の電磁界シミュレーションによる基板設計を行い、基板厚みと 90 度ハイブリッド回路 IC の表面実装とあわせて 4mm 以下の厚みとなる見込みを得た。これにより装置サイズ 10cm 以下を達成できる見込みである。同期信号をユーザ端末探索に用いることで高速化をおこなう制御方法を考案し、MATLAB シミュレーションで有効性を確認、特許出願を行った。

#### 2-b) フェーズドアレー構成と移相器要求条件明確化

送信用増幅器の設計試作に向け GaN トランジスタを入手し 2GHz および 3.8GHz 帯において設計に着手した。2GHz 帯のレイアウト設計では 20mm $\times$ 20mm 程度の小さな実装面積実現の見込みを得た。RF 出力 1W 以上、効率 50% 以上の設計値を得ている。またトランジスタの直流電圧電流特性から増幅器の RF 出力、効率、EVMなどを推定する設計手法のプログラムを完成させ特許を出願し、論文投稿した。

### 研究開発項目 3 高速切換フェーズドアレーの適用技術の研究開発

#### 3-a) 高速位相切り換え信号の評価

マッハツェンダー光変調器において、2 つの変調信号の位相差に依存したサイドバンド (上側波帯と下側波帯) の間に強度差が生じるという原理による、位相測定の原理確認を行った。強度差を検出する光検出器とその処理回路は位相変化速度にตอบสนองのみでよく、これに対応したオペアンプによるアナログ演算回路を開発した。周波数は 10GHz 以上のマイクロ波の 10 ミリ秒以下の位相変化が測定可能であることを確認した。光強度比から位相差をリアルタイムに算出するための FPGA によるデジタル演算回路の設計も行った。光変調器の動作点を厳密に制御し、そのサイドバンドから位相差を精密に測定する技術に関して本研究課題への適用

可能性を検討し、その結果を論文として取りまとめた。

(8) 今後の研究開発計画

高速・低消費電力・高精度に任意の移相が可能な新しい移相器回路技術の提案・集積化に取り組み、1シンボル以下で切換可能な高速性・低消費電力性・位相制御誤差5%以下の高精度性を実証する。また、フェーズドアレーの高速制御を可能とする高速・小回路規模・低消費電力の新しい制御技術を提案・試作し、1シンボル以下で切換可能な高速性・低消費電力性を実証する。また、装置規模を抑えたMIMO対応のアレーアンテナ部と高速切換に対応した送信用増幅器に取り組み、高速切換可能なフェーズドアレー技術を確立する。さらに、高速切換フェーズドアレーによる新しいアンテナ機能のB5Gシステムにおける優位性を評価するとともに、B5Gシステムで想定される上位機能への高速切換フェーズドアレーの適用技術を確立する。以上により、1シンボル以下で任意の方向に高速ビームステアリング可能な要素技術を確立する。