

全光パケットルータ実現のための光 RAM サブシステムの研究開発

(1) 研究の目的

将来のルータの主流になると期待される全光パケットルータを実現する上で不可欠である、非同期光信号で入出力可能な光 RAM サブシステムを実現する基本技術を確立し、プロトタイプの作製により技術的 possibility を検証する。

(2) 研究期間

平成 18 年度から平成 22 年度（5 年間）

(3) 委託先企業

日本電信電話株式会社<幹事>
国立大学法人大阪大学
国立大学法人九州大学
日本電気株式会社

(4) 研究予算（百万円）

平成 20 年度 280.0

(5) 研究開発課題と担当

課題ア：光 RAM 単位素子の開発

- (ア) フォトニック結晶型光 RAM 単位素子の作製（日本電信電話株）
- (イ) 双安定レーザ型光 RAM 単位素子の作製（日本電信電話株）
- (ウ) アクティブ型光 RAM 構造に関する研究開発（九州大学）
- (エ) 集積フォトニックナノ構造素子量産化プロセス基盤技術の開発
(日本電気株)

課題イ：光 RAM サブシステムの開発と基本動作の実証

1. 波長変換型アドレッサの開発（日本電信電話株）
2. 光ビーム走査型光アドレッサの開発（大阪大学）
3. 光インターフェイスの開発（日本電信電話株）
4. 制御光信号発生器の開発（日本電信電話株）
5. 光 RAM サブシステムの基本動作の実証（日本電信電話株）

課題ウ：全光パケットルータの構成等の検討・評価

1. 全光パケットルータの構成とバッファ管理技術（大阪大学）

2. 転送プロトコルを含む全光パケットルータシステムの性能評（大阪大学）

(6) 主な研究成果

特許出願：3 件

外部発表：62 件

具体的な成果

研究開発課題「全光パケットルータ実現のための光 RAM サブシステムの研究開発」では、実施計画書に準拠する形で研究を推進しており、平成 20 年度以降も各テーマにおいて順調に成果を上げております。以下に各課題毎に進捗状況を整理して記述いたします。

課題ア-1：フォトニック結晶型光RAM単位素子の作製

- (1) フォトニック結晶ナノ共振器を用いた全光ビットメモリのさらなる低動作パワー化と記憶時間の拡大を目指し、非線形性が大きく、より小さいバンドギャップを持つ組成の InGaAsP や、熱抵抗の小さい InP を用いたフォトニック結晶ナノ共振器の作製に着手し、これを実現した。1.4 μm にバンドギャップを持つ InGaAsP を用いた共振器において、CW 光入力で 1 μW 以下の双安定閾パワーを観測した。この結果により、本共振器が極めて低消費パワーでかつメモリ保持時間を長くできるポテンシャルを有することが確認できた。また、同共振器によるビットメモリ動作において、動作バイアスパワーをこれまでの 4 分の 1 の 10 μW に低減し、メモリ保持時間を 150ns から 250ns に改善することにも成功した。
- (2) フォトニック結晶ナノ共振器を極限まで小型化した共振器(H0 型共振器)に着目し、低パワー高速スイッチ動作を検討した。スイッチング速度を制限しているキャリア緩和時間が、従来型(幅変化型フォトニック結晶共振器)の 10 ps オーダーから、2 ps 程度まで高速化できる可能性を見出した。
- (3) フォトニック結晶導波路と光ファイバの高効率な結合を目指し、フォトニック結晶ファイバを用いたスポットサイズ変換器を試作した。フォトニック結晶導波路への結合実験を行い、空間ビームでのレンズ系とほぼ同程度の結合効率を実現した。

課題ア-2：双安定レーザ型光RAM単位素子の作製

InP系フォトニック結晶を用いた双安定型光RAM単位素子実現のためにフォトニック結晶レーザの作製を行った。单一量子井戸構造の試料において光注入（波長 980 nm）で室温連続発振を確認した。しかしながらパルス測定時との大きな出力光強度の差があることがわかった。これはフォトニック結晶の構造（上下空気に挟まれたエアブリッジ構造）に起因する発熱によるものであるが、この課題を解決可能な構成を現在検討している。

課題ア-3：アクティブ型光RAM構造に関する研究開発

将来の集積構造実現のためには、単位素子の小型化を進める必要があるが、従来報告では素子長が 1mm 以上と大きかった。この原因は、

- ・双安定動作を制御する相互利得抑制領域が十分に確保できないこと
- ・小型化を進めると、更に相互利得抑制領域が狭くなってしまうことに起因するためと考えられ、新しい双安定動作原理を検討する必要があった。そこで、世界で初めて横モード間の相互利得抑制を利用した新しい双安定動作を提案し、これまでにその原理実証を行った。

課題ア-4：集積フォトニックナノ構造素子量産化プロセス基盤技術の開発

量産対応型プロセス装置を用いた方位無依存高アスペクト平滑ドライエッチング技術により InP 基板上に 2 次元フォトニック結晶構造を形成、本手法の実用性を確認した。また、フォトニックナノ構造と InP 系光導波路素子とのモノリシック集積化に向けて、異種光導波路形成技術を確立した。さらに、フォトニックナノ構造のプロセス工程検査・合否判定を製造現場で効率的に行うための方策として、同構造固有の形状や加工状態を光反射特性から非破壊非接触で調べる手法の理論検討に着手、2 次元回折像を解析的に求める手法を確立するとともに、その光伝搬特性を正確に測定するための評価系を構築した。

課題イ-1：波長変換型アドレッサの開発

光RAMへのビット毎の読み出しと書き込みの位置決めのために波長を用いるシステムでは、波長可変レーザ、波長変換器（光 AND 回路）、AWG* フィルタをモノリシック集積した波長変換型アドレッサが必要である。それに向け、波長変換器の改良を進め、相互位相変調による動作を実現した。さらに AWG フィルタとのモノリシック集積化を目指して、バンドギャップ波長が $1.4 \mu\text{m}$ となる組成の InGaAsP をコア層を持つ AWG フィ

ルタを作製し良好な特性を得ることができた。

* : Arrayed WaveGuide(アレイ導波路)

課題イ-2：光ビーム走査型光アドレッサの開発

多モード干渉導波路スイッチの低損失・高機能化を図るために光増幅機能を付加した新たなスイッチを提案し、パラメータ設計および試作デバイスの実験的な評価を行った。

課題イ-3：光インターフェイスの開発

全光シリアル-パラレル変換器において、温度変化や振動に対する安定化を図るために、各光学部品を保持している微動台を廃し、実際のラックマウントを念頭に置いた全光シリアル-パラレル変換器の小型ファイバモジュール化を実施した。

課題イ-4：光インターフェイスの開発

突然入力する非同期バースト光パケットから、Nビット間隔の安定な制御光パルス列を瞬時に生成する制御光信号発生器プロトタイプで、昨年度の原理確認の際に課題となっていたフットプリント（専有面積）や温度変化・振動に対する安定性を解決するため、19インチラックへの実装を念頭に、制御光信号発生における光パルス列発生部の小型モジュール化を実施した。

課題イ-5：光RAMサブシステムの基本動作の実証

本受託研究の平成21年度中間目標に向け、周辺光技術の完全フルパケット動作の完成を目指すため、サブシステム構築に必要なボード類の設計・作製・調整、電子RAMから読み出された並列電気信号をシリアル光パケットに再構築するための電気パラレル-光シリアル変換器の開発を実施した。具体的には（1）光RAMボードをはじめとするボード類や光デバイスを駆動する高周波ドライバ回路などの周辺電子回路の安定動作に向けたデバッグ、（2）電子RAMから読み出された並列電気信号をシリアル光パケットに再構築するための電気パラレル-光シリアル変換器のパッケージの作製を行いモジュール化を実施した。さらに本モジュールを用いてメモリ媒体であるCMOS-RAMに書き込まれたデータを実際に電気パラレル-光シリアル変換器によって読み出し、光パケットに変換することが可能であることを実証した。

課題ウ-1：全光パケットルータの構成とバッファ管理技術

バッファ付きバンヤンアーキテクチャにおいて、各ステージのバッファ利用率に応じてパケットの送出タイミングを制御するパケットスケジューリング機構の評価に取り組んだ。しかし、バッファサイズが極めて小さい場合には有意な性能改善を得ることができなかつた。改善されない原因がスイッチアーキテクチャにあることがわかつたため、改良アーキテクチャを考案し必要バッファ容量を 20%削減した。

課題ウ-2：転送プロトコルを含む全光パケットルータシステムの性能評価

コアルータにおいてバッファ利用率に基づいたペーシング機構を導入することで、バッファサイズが小さい場合においてもスループットが 10%程度改善されることを示した。また、バッファサイズが大きくなるとともにスループット改善がより顕著になることもわかつた。

(7) 研究開発イメージ図

最終目標である全光 RAM サブシステム実証に向けて、上記（6）主な研究成果で記述したように、研究課題毎に研究を行い、計画通りに平成 20 年度の目標を達成した。




図 「全光パケットルータ実現のための光 RAM サブシステムの研究開発」の研究連携