

平成24年度研究開発成果概要書
デジタル位相光制御による低消費電力高速コヒーレント伝送技術の研究開発
(15401)

副題 デジタル光 PLL を用いた省演算化を可能にする
低消費電力コヒーレント復調技術の研究開発

(1) 研究開発の目的

現在主流であるデジタルコヒーレント技術では、実ファイバ回線にて発生する偏波変動、波形歪劣化、光位相揺らぎなどをデジタルシグナルプロセッサ(DSP)にて補償(計算)している。しかし、膨大な信号処理を必要とするため、大規模で高機能な DSP を必要とし、消費電力の増大、それに伴う冷却装置など、システムの大型化・消費電力増大が課題となっている。本課題ではデジタル光 PLL を適用することによって、伝送品質を維持したまま、信号処理に伴う計算量を削減することによって小型・低消費電力化が可能なデジタル光 PLL システムを実現することを目的としている。

(2) 研究開発期間

平成23年度から平成25年度(3年間)

(3) 委託先

(株)アルネアラボラトリ<幹事>、沖電気工業(株)、
国立大学法人 東北大学

(4) 研究開発予算(百万円単位切上げ)

平成23年度	600(契約金額)
平成24年度	564(契約金額)
平成25年度	525(契約金額)

(5) 研究開発課題と担当

課題1:超広帯域 Sampler 回路の研究開発

1-1. サンプラ回路および駆動するサンプラ駆動回路の開発
(株)アルネアラボラトリ

課題2:光 PLL システムの研究開発

2-1. 小型かつ高安定な光 Local Oscillator(L0)の開発
(東北大学)

2-2. デジタル信号処理によるキャリア再生技術の研究開発
(沖電気工業(株))

課題3:光 PLL を用いた光伝送技術の研究開発(株)アルネアラボラトリ

3-1. 光 PLL システムのプロトタイプ製作

3-2. 光 PLL システムを用いた光伝送評価

(6) これまで得られた研究開発成果

(累計) 4 件

(当該年度) 4 件

特許出願	国内出願	1	1
	外国出願	0	0
外部発表	研究論文	0	0
	その他研究発表	3	3
	プレスリリース	0	0
	展示会	0	0
	標準化提案	0	0

具体的な成果

- (1) 20Gb/s QPSK 信号を用いてデジタル光 PLL の原理検証に成功した。
- (2) 周波数安定化レーザおよび光 VCO を用いた光 PLL 回路により、位相雑音が 0.6 度 (10 Hz~1 MHz) と非常に低雑音な IF 信号を生成することに成功した。
- (3) 20Gb/s QPSK の復調を可能にしたキャリア再生アルゴリズムの開発及び安定な位相同期を実現したループフィルタを設計した。

(7) 研究開発イメージ図

平成24年度「デジタル位相型光制御による低消費電力高速コヒーレント伝送技術の研究開発」の研究開発目標・成果と今後の研究計画


1. 実施機関・研究開発期間・研究開発費

- ◆実施機関 株式会社アルネアラボラトリー(幹事者)、沖電気工業株式会社、東北大学
- ◆研究開発期間 平成23年度から平成25年度(3年間)
- ◆研究開発費 総額169百万円(平成24年度 54百万円)






2. 研究開発の目標

現在主流であるデジタルコヒーレント技術では、実ファイバ回線にて発生する偏波変動、波形歪劣化、光位相揺らぎなどをデジタルシグナルプロセッサ(DSP)にて補償(計算)している。しかし、膨大な信号処理を必要とするため、大規模で高性能なDSPを必要とし、消費電力の増大、それに伴う冷却装置など、システムの大規模化・消費電力増大が課題となっている。本課題ではデジタル光PLLを適用することによって、伝送品質を維持したまま、信号処理に伴う計算量を削減することによって小型・低消費電力化が可能なデジタル光PLLシステムを実現することを目標としている。

3. 研究開発の概要と成果





デジタル光PLL技術



20Gb/s QPSK信号の復調およびエラーフリーの観測に成功した。

小型かつ高安定な光Local Oscillator(LO)の開発



4. これまで得られた成果(特許出願や論文発表等) ※ 成果数は累計件数と()内の当該年度件数です。

	国内出願	外国出願	研究論文	その他研究発表	プレスリリース	展示会	標準化提案
デジタル位相型光制御による低消費電力高速コヒーレント伝送技術の研究開発	1 (1)	0	0	3 (3)	0	0	0

5. 研究成果発表会等の開催について
無し

6. 今後の研究開発計画

平成24年度はデジタル光PLLシステムを構築し、20Gb/s QPSK信号の復調およびエラーフリーの観測に成功した。また、周波数安定化レーザ・光VCOを用いた光PLL回路により、位相雑音が0.6 deg.と非常に低雑音なIF信号の生成に成功した。

平成25年度上期はこれらの研究過程で得られた知見を基に、より安定なシステムの構築を目指す。具体的には受信レベルダイヤを見直すことにより、本来必要のない機材を取り除くことや、複数の構成部品を基板に集約し、一体化することによってケーブルなどを省きループ長を短くする。周波数安定化光源についてもデジタル光PLLシステムに合わせた構成を検討する。10月を目標にこれらを組み合わせて40Gb/s(目標値)のQPSK信号の復調及びエラーフリーを目指してシステムの構築を行う。平成25年度下期は、これらを装置として具現化する。

	4月	5月	6月	7月	8月	9月	10月	11月	12月	1~3月
クロック抽出系の構成決定	←→									
光VCOの構成決定	←→									
20Gbaud向けのサンブラの決定	←→									
受信レベルダイヤの決定	←→									
FPGAボードの再設計と作製		←→	←→	←→	←→					
PLLループ長の短尺化(10Gbaud)	←→	←→	←→							
PLLループ長の短尺化(20Gbaud)		←→	←→	←→	←→					
光PLLシステムの構築						←→	←→			
80km伝送								←→	←→	
伝送距離の突進化	←→	←→	←→	←→	←→	←→	←→	←→	←→	
装置の性能評価										←→