

採 択 番 号 : 18901
研究開発課題名 : 光トランスポート NW における用途・性能に適応した通信処理合成技術の研究開発
副 題 : 再構成可能 100G 超級インタフェース・パケットオプティカルノード構成技術の研究開発

(1) 研究開発の目的

通信トラフィックの継続的な増大傾向により、現在 100G ビット/秒のリンクシステムの商用化が進展しており、最近では 400G Ethernet の標準化も IEEE において進捗している。このように、今後も堅調な通信トラフィックの伸びが予測され、通信サービスの大容量化が進むと考えられる。

一方、通信サービスの多様化も益々進展している。例えば、企業向けの通信サービスでは、低遅延・低パケットロス率を実現する高品質 Ethernet 伝送サービスが普及している一方で、メールや Web を中心に発展してきたベストエフォート型インターネット接続サービスが、固定系からスマートフォンの普及を原動力に移動系にまで広くコンシューマ(個人)・法人問わず幅広いユーザで利用されている。さらには、移動系ネットワークの 5G 化に伴い、通信サービスの大容量化と多様化がさらに進展するものと考えられる。

このような状況を鑑みると、通信サービスの大容量化と多様化の両者の進展に対応することが必要であり、従来のようにサービス毎に通信設備を設けるとネットワーク構築コスト及び維持コストが、ますます増大することが課題である。このため、再構成可能インタフェース技術により、同一の通信ハードウェアで、大容量でさまざまなサービスに対応しつつ、通信設備コスト及び通信設備の維持管理コストの増大をも抑制できる、光トランスポートネットワークにおける用途・性能に適応した通信処理合成技術の開発が必須となる。

本研究プロジェクトでは、システムベンダ、通信事業者、大学の 3 者がそれぞれの強みを持ちより、再構成可能インタフェース技術の研究開発を行い、10 倍を超える性能(一つの設備で提供する機能ごとの性能の和)の実現可能性と提供性能及びサービスを柔軟に変更可能なことを示す。

(2) 研究開発期間

平成 28 年度から平成 31 年度 (4 年間)

(3) 実施機関

アラクサラネットワークス株式会社<代表研究者>
日本電信電話株式会社
学校法人慶應義塾(実施責任者 教授 山中直明)

(4) 研究開発予算(契約額)

総額 600 百万円(平成 30 年度 150 百万円)
※百万円未満切り上げ

(5) 研究開発項目と担当

研究開発項目 A: 通信方式を再構成可能なハードウェア技術の研究開発
研究開発項目 A-1 B100G 級通信方式を再構成可能なハードウェア技術の研究開発(アラクサラネットワークス株式会社)

研究開発項目イ：再構成可能ハードウェアの監視技術の研究開発

研究開発項目イ-1 B100G 級再構成可能ハードウェア監視技術の研究開発
(日本電信電話株式会社)

研究開発項目イ-2 B100G 級再構成可能ハードウェアリソース制御技術
の研究(学校法人慶應義塾)

(6) 特許出願、論文発表等

		累計(件)	当該年度(件)
特許出願	国内出願	8	3
	外国出願	2	1
外部発表	研究論文	0	0
	その他研究発表	35	16
	プレスリリース・報道	3	2
	展示会	17	8
	標準化提案	0	0

(7) 具体的な実施内容と成果

- 研究開発項目ア：通信方式を再構成可能なハードウェア技術の研究開発

研究開発項目ア-1 B100G 級通信方式を再構成可能なハードウェア技術の研究開発(アラクスラネットワークス株式会社)

【目標】

転送振分け処理のプロトタイプを試作・評価することで、再構成可能なハードウェア技術全体での方式の検証を行い、最終年度の連携実験の実現見通しを得る。また、上記の方式検証結果をフィードバックして、400G 処理方式の検討と回路設計を行うことで、400G ビット/秒までの領域で、複数の通信方式を収容可能な、従来比 10 倍を超える転送性能(一つの設備で提供する機能毎の性能の和)を達成可能な見通しを得る。

【実施内容】

平成 29 年度までに試作及び評価を完了した検索振分けエンジン(FPGA)と、再構成可能 200G ボードを元に、転送振分け処理のプロトタイプを試作・評価を行うことで、再構成可能なハードウェア技術全体での方式の検証を行った。

また、上記の方式検証結果をフィードバックして、再構成可能 400G ボードに搭載するための、400G 検索振分けエンジン(FPGA)と、400G 転送振分けエンジン(FPGA)の処理方式の検討と回路設計を行った。

また、国際会議・展示会 SC18 にて日米間 100Gbps を利用したワイヤースピードのマルチプロトコルを動的に切り替えて通信が行えることを実証実験により示した。

【成果】

転送振分け処理のプロトタイプの試作・評価により、再構成可能なハードウェア技術全体での方式の検証を行い、最終年度の連携実験の実現見通しを得た。また、上記の方式検証結果をフィードバックした、400G 処理方式の検討と回路設計により、400G ビット/秒までの領域で、複数の通信方式を収容可能な、従来比 10 倍を超える転送性能(一つの設備で提供する機能毎の性能の和)を達成可能な見通しを得た。更に、遠隔地間での装置再構成を実証実験により示した。

- 研究開発項目イ：再構成可能ハードウェアの監視技術の研究開発

研究開発項目イ-1 B100G 級再構成可能ハードウェア監視技術の研究開発(日本電信電話株式会社)

【目標】

B100G 級のハードウェア監視技術として、中長距離伝送も含めた End-to-End (E2E) での中間帯域リンクの状態監視を実現する方式の検討ならびに実機検証を完了させ、方式の基本機

能に係る技術確認を完了する。また、ハードウェアならびに中間帯域リンクの監視情報に従い通信容量を可変する方式の検討ならびに実機検証を完了させ、B100G 級再構成可能インタフェースに適用可能な伝送路の状態監視を実現する監視技術の見通しを得る。

【実施内容】

昨年度までに単独での機能動作確認を完了済みである中間帯域リンク状態監視回路を実装したFPGA 評価ボードを、研究項目ア-1 のRCP(Reconfigurable Communication Processor)と接続し、相互接続評価を完了した。また、昨年度に考案した Flex Ethernet (FlexE) をベースとする中間帯域リンクを B100G 級 OTN フレームに収容・状態監視ができる方式に基づき、中長距離 E2E 中間帯域リンク状態監視回路と、中間帯域リンクの帯域調整を外部装置等と連携して行うための制御回路の検討を完了した。更に、検討結果に基づいて中長距離 E2E 中間帯域リンク状態監視回路と制御回路を実装し、基本機能の動作確認を完了した。

【成果】

研究項目ア-1 の RCP との相互接続環境下において、25G ビット/秒粒度での中間帯域リンクの生成・状態監視が可能であることを実機にて確認した。また、中間帯域リンクを B100G 級 OTN フレームへ収容し、E2E での中間帯域リンクの状態監視が可能であることを実機にて確認した。

研究開発項目イ-2 B100G 級再構成可能ハードウェアリソース制御技術の研究（学校法人慶應義塾）

【目標】

再構成可能ハードウェア（ノード本体）リソースを仮想的にスライシングしサービス提供を行う制御技術として、準リアルタイムリソース最適化を実現するための準最適化リソース制御アルゴリズムを開発し、プログラマブル光エッジシミュレータとの連携動作を実現する。また、課題アとの連携動作を実現するための制御プロトコルシステムの仕様設計を完了させ、連携実現見通しを得る。

【実施内容】

昨年度に検討を開始した、複数ノード間のリソース連携機能によるサービススライス提供を実現するためのリソース割当アルゴリズムである“ゆらぎ制御”型アルゴリズムの実装を進め、マルチサービスシステムシミュレータとの連携動作検証を行った。

また、国際会議 iPOP2018、国際会議 SC18 において、項目アが提供する再構成可能サービスモジュールを活用したアプリケーションとして、ネットワークアシスト型自動運転プラットフォームを動作させ、研究成果デモンストレーションを実施した。

【成果】

シミュレータ内のモジュールのリソース使用状況を監視し、新規サービス投入等に伴うリソースの使用状況変化に対応して“ゆらぎ制御”型アルゴリズムが動作して、サービスモジュールを適切に配置できることを確認した。