2005年　電子情報通信学会総合大会
D-10-5
非同期セルオートマトンにおける耐故障性強化
DEFECT TOLERANCE ON ASYNCHRONOUS CELLULAR AUTOMATON
小和田真也1
高田庸介1
礒川悌次郎1
Ferdinand Peper2
上浦尚武1
松井伸之1
S.Kowada
Y.Takada
T.Isokawa
N.Kamiura
N.Matsui


兵庫県立大学 工学部 電子情報電気工学科1
Faculty of Engineering, University of Hyogo
情報通信研究機構　ナノ機構グループ2
Nanotechnology Group, National Institute of Information Communications Technology
1　まえがき
　 現在新たなデバイス技術としてナノテクノロジーが注目され,この技術によるコンピュータ製造に関する研究が盛んに行われている。ナノスケールでのデバイスの製造では、多種の素子を複雑に配線することが困難であり,同期信号による発熱および計算能力の限界などの観点から,デバイスを非同期動作させることが望まれている。
　 これらの問題は,セルと呼ばれる単一種の素子を大量に局所的･規則的に連結させた非同期動作計算モデルSTCA(Self-Timed Cellular Automaton)[1] を採用することにより解決できる. このモデルは単一種の素子のみで構成されているので,デバイスの一部が製造段階で故障している場合においても,他の正常な素子により計算が行われることが期待できる。本研究では、このような初期不良素子を許容し,計算を行う回路を構成しうるSTCAモデルを提案する。