# 平成17年度 研究開発成果報告書

# 携帯テレビ用超低消費電力「地上デジタル 放送受信用チューナー+OFDM復調回路」 LSIの研究開発

# 委託先: 富士通(株)

# 平成18年4月

情報通信研究機構

# 平成17年度 研究開発成果報告書 (一般型)

# 「携帯テレビ用超低消費電力(地上デジタル放送受信用チューナー+OFDM復調回路) LSIの研究開発の研究開発」

目 次

1	研究開発課題の背景 2
2	研究開発の全体計画22-1研究開発課題の概要22-2研究開発目標12-2-1最終目標12-2-2中間目標12-3研究開発の年度別計画1
3	研究開発体制 1 2 3-1 研究開発実施体制 1 2
4	研究開発実施状況1 44-1LNA関連(初段のアンプ)の研究開発1 44-2OSC1(周波数発生回路)の研究開発2 14-3IF部(ミキサー、ADCおよびフィルタ)の研究開発2 84-4低消費電力デジタルOFDM回路+フィールド試験の研究開発3 54-5最終試作結果3 94-6総括4 6
5 5-	参考資料・参考文献

#### 1 研究開発課題の背景

平成12年末、BSデジタル放送が開始され、さらに平成15年末に地上デジタル放送 が開始された。デジタル放送は基本的に映像/音声/データ放送などの情報をマルチメデ ィア統合した放送サービスである。地上デジタルが地域密着型放送サービスとすると、B Sデジタル放送は、全国一律のコンテンツを放送する。また、両者とも、固定受信を前提 とする。

しかし、一方で、地上デジタル放送には、変調方式としてOFDM変調方式が採用され、 その中に(1)1・3セグメント受信など特定周波数セグメント単位の信号受信機能、(2) 誤り訂正強化のための信号分散(インタリーブ)機能、(3)16QAM/64QAM変 調設定可能など受信場所が限定されない移動受信に適した機能が含まれる。このため、テ レビのモバイル化、携帯化,さらには携行が前提のデジタルラジオへの適応も可能である。

我々の研究開発は、地上デジタルのモバイル性に着目した。すなわち地上デジタル放送 は、固定受信テレビ市場と同時にモバイル/携帯市場にも展開可能であり、固定受信を凌 駕する新市場創出が期待できる。

業界もその方向の動きが加速し、本研究開始した後、携帯テレビで必須のデジタル動画 像圧縮方式としてH264方式の採用が決定し、さらに携帯テレビ放送自体が平成18年4 月開始された。我々の研究開発の方向が正しいことの証拠である。

モバイル/携帯テレビ実現には固定受信テレビと違う技術要件が存在し、この要件が十 分満たされない限り、モバイル/携帯テレビ市場の創出は困難である。すなわちモバイル 受信、携帯受信では、回路の小型化、低消費電力化が必須であり、この要件に合わせた回 路の(地上デジタル放送受信チューナーなど)の高性能化が必須である。我々は、この要 件に着目した研究開発を実施した。

現状、複数のメーカーがこのモバイル/携帯テレビ市場を目指し、小型、低消費電力チューナー、OFDM復調回路の発表を行っている。しかし、未だに十分に低消費電力化されたと言える状況でない。携帯テレビ市場の本格立ち上げには、回路の低消費電力化、小型化が大きな技術的障壁であることに変わりはない。

#### 2 研究開発の全体計画

#### 2-1 研究開発課題の概要

上記背景をベースに携帯テレビ実現に必須の超低消費電力「地上デジタル送受信用チュ ーナー+OFDM復調回路」LSIの研究開発を実施した。以下が研究開発の概要である。

(目標サービス)

サービスとして地上デジタル放送で新規に立ち上がる携帯市場全般をカーバー出来 ることを目標に(1)地上デジタル放送内1セグメント携帯テレビサービスと(2)3 セグメントデジタルラジオ放送サービスを想定し、この両方に対応する回路の低消費電 力化、携帯向け小型化、LSI化を研究した。

以下が、上記の2サービスを受信するLSIを研究開発する場合にLSIが処理すべき 周波数域など(チューナー部に要求される基本機能など)の検討である。

90-300MHz	300—770MHz
VHF 帯	UHF 帯

合計 113 チャンネル

図2-1-1・地上デジタルの周波数割り当

T

図2-1-1は地上放送の周波数割り当てである。90-770MHz帯域の中に各チャ チンネルが6MHz単位で存在する。この中で地上デジタル放送は、基本的にはUHF帯 のチャンネルが割り当てられる。また、デジタルラジオ放送は、VHF帯の空きチャンネ ルに割り当てが考えられている。従い、LSIが対応すべき周波数帯域は90-770M Hzの全域となる。



図2-1-2は、UHF帯デジタル放送チャンネルの様子を示す。6MHz毎にチャンネルが存在し、OFDM変調されたチャンネルは周波数軸で13セグメントに分割される。 携帯テレビ用に使用可能なセグメントは、図2-1-2の中心に位置する灰色の約432 KHz帯域のセグメントである。1セグメント携帯テレビサービス受信には、UHF帯に 6 M H z ご と 存 在 す る こ の セ グ メ ン ト の 抽 出 が 必 要 で あ る 。



図2-1-3は、デジタルラジオに対応する場合のセグメントの概念である。1セグメント或いは、3セグメン情報が連結して(隣り合って)送信されている。通常は1セグメントの幅は約432KHz、3セグメントはその3倍の幅を持つ。復調LSIは1/3セグメンに関わらず、中心のセグメントを受信し、そのセグメントが1セグメントなのか、3 セグメントの中央1セグメントなのかを、自動判別し、3セグメントの場合、3セグメント受信に切り換える必要がある。 (目標消費電力)

消費電力は、通常の固定受信テレビ用地上デジタルチューナーやOFDM復調回路では、 チューナーが約1W、OFDMが約1.5W(当社学会発表LSIなど)。一方で、携帯 電話市場で一般にオプション機能を追加する場合に許容される「プラスα」の消費電力は 最大で50mWと言われている(当社が市場調査して得た数値)。本研究では、基本的に は携帯テレビ受信用のLSI開発を目指し、同時に携帯電話に携帯テレビ機能を追加した 製品形態も視野に入れ、携帯電話市場にも波及するLSIの研究開発を行った。従い、消 費電力は50mW以下を目標とした。これは、通常の固定受信テレビを前提とした地上デ ジタルチューナー、OFDM回路のおよそ1/50の消費電力である。

(LSIを搭載する装置の製品形態)

携帯テレビサービスと携帯電話サービスで必要となるチューナーの特徴などを比較したのが下記である。

	携帯テレビ(1/3セグメント受信前提)	携帯電話(WCDMA前提)
存在带域	90-770MHz	アップリンク 1920-1980MHz ダウンリンク 2110-2170MHz
抽出必要帯域	432KHz (1セグ携帯テレビ受信時) 1296KHz (3セグデジタルラジオ受信時)	5MHz (現実に抽出している帯域)

表2-1-1・想定携帯テレビと携帯電話(WCDMA前提)のチューナーの比較

携帯テレビの場合、テレビ信号の存在する帯域は約700MHz。この中から受信する サービスに依存し432KHz或いは1296KHz帯域の信号を抽出する必要がある。 これに対し携帯電話は60MHzの帯域に信号が存在し、この中から約5MHzを抽出す るものである。以上のように携帯テレビと携帯電話のチューナー部分に要求される性能が 大幅に違っていることが分かる。

本研究では、携帯テレビ側の要件を満たす超低消費電力回路の研究開発を行った。携帯 テレビと携帯電話を一体化した端末では、フロントエンド部分(チューナー及びデジタル 復調部など)の回路の共有は困難であるが、プロセッサーを含む映像デコードなどバック エンド部分の共用はハードウエアを中心にある程度は可能と想定される。携帯テレビ、携 帯テレビ/携帯電話一体化端末が実現した場合の想定ブロック図を下記に示す。



図2-1-5・想定される携帯テレビ/携帯電話(WCDMA)一体化端末

図2-1-4、5は一般に想定される携帯テレビ端末、携帯テレビ/携帯電話一体化端末 である。図2-1-5で携帯電話信号に対応するチューナー及び復調、変調部分は表2-1-1の検討でも分かるようにテレビ信号に対応する部分とは別の回路で実現される。バ ックエンド部にはプロセッサー、メモリカードなどが存在する。またメモリカードは携帯 向けテレビ放送コンテンツやデジタルラジオコンテンツを蓄積し、任意時間に視聴するよ うなサービスを実現するために使う。

本研究開発は、図2-1-4、5の携帯テレビ用フロントエンド部(灰色部分)のLS I化、超低消費電力化に関する。図2-1-4,5のような用途を想定し、消費電力などの目標値を設定した。

(現行地上デジタル放送用チューナー、OFDMデジタル復調回路の検討)

図2-1-6に現行地上デジタル放送用チューナー、OFDMデジタル復調回路のブロ

ック図例を示す。携帯端末に転用する場合の問題点などをこの図をベースに詳述する。

(前提条件)

テレビ信号は、入力レベルが-20dbmから-75dbm(携帯テレビは、-20d bmから-86dbm)、90から770MHz帯域に存在する。この中から選択チャン ネルに応じ6MHz帯域の信号を抽出し、デジタルOFDM復調する必要がある。

#### (動作概要)

このため、入力部分のHPF(ハイパスフィルター)で90MHz以下の信号成分を除 去し、その後LPF1(ローパスフィルター)により770MHz以上の信号成分の除去 を行う。AMP1(アンプ)は、この90-770MHz信号を増幅するための初段のア ンプである。

次にAGC回路により、信号レベルを調整する。レベル調整された信号を1stMIX (ミクサー)により周波数を1.2GHz帯まで上げる。1.2GHzという周波数は、 次段BPF2(バンドパスフィルター)を考慮し選択する。このバンドパスフィルターB PF2が本チューナー性能を決定する重要部分である。現行地上デジタル放送受信チュー ナーでは6MHz選択チャンネルをここで抽出する。隣接チャンネル妨害など出来るだけ 削減するためフィルター特性が急峻であることが求められ、また減衰域での減衰率は-4 0db以上が必要とされる。これを実現するため現行固定受信回路ではSAWフィルター が利用される。但し、一段のSAWフィルターでは減衰率の十分な確保が困難なため、2 段利用することも考えられる。これで1.2GHz±3MHz帯域の信号が抽出される。

その後、AMP2(アンプ)で増幅され、2ndMIXで57MHzIF周波数帯域に 変換される。この信号が57MHzIF処理部で6MHz帯域のベースバンド信号にされ、 さらに10ビット・32MS/sのADコンバータ(当社開発OFDM-LSIの例)な どでデジタル変換される。デジタル化されたOFDM信号は、同期制御部分でフレーム同 期など各種同期処理を受け、FFT処理され、ビタビなどエラー訂正後、MPEG-TS

(MPEGトランスポートストリーム)形式のデジタル信号として出力される。MPEG -TSの中に時分割多重形式で圧縮ビデオ、オーディオ信号などが存在し、これを後段(図 示せず)のMPEGデコードLSIなどが処理する。



# 図2-1-6・常識的な現行地上デジタル放送受信用チューナー/OFDM復調回路例

以上が固定受信の(低消費電力が必須でなく、あまり意識していない)場合の回路概要 である。前述のように全体で約2.5W消費しており、これを携帯受信に対応させ仕様変 更を考慮した上でどう低消費電力化するかが研究開発のポイントになった。

定性的に考えられる低消費電力化のためのポイントは以下の通りである。

(携帯受信前提とした場合の低消費電力化のポイント)

AMP1 (初段のアンプ)

AMP1は、入力テレビ信号(90から770MHz)全部を増幅しており、多大な電力を消費していると考えられる。これに対し図2-2-6の他のアンプは、予め選択された狭い周波数帯域の範囲の信号しか入力されておらず消費電力もかなり小さいと判断出来る。また携帯テレビ受信を前提とした場合、入力レベルが固定受信と比較し相当厳しく(-86dbmから-20dbm)なる。

この部分に関しては例えば以下のような低消費電力対策があると考える。すなわちAM P1の前段にBPF(バンドパスフィルター)を挿入し、事前に入力周波数成分を一部遮 断することが考えられる。AMP1を通過する信号成分が例えば、1/4になれば電力を 1/4に削減出来る可能性がある。特性の違うBPFを4つ用意し、選択チャンネルに応 じて4つのBPFを切り替える回路の研究開発を検討出来ると考える。BPFの数を増や すことでAMP1を通る信号を削減し、大幅な消費電力削減を達成出来る可能性がある。 但し、その分回路規模が増大しコストアップになります。(1)BPFの数、(2)AM P1の消費電力、(3)コストの間で最適なポイントを見つける必要がある。



図2-1-7 · AMP1の消費電力削減案

#### OSC1 (周波数発生回路)

本回路は選択されたチャンネルを1200MHz±3MHz帯域に引き上げるための 周波数発生器である。一般にPLL回路で実現される。しかし90-770MHzの広帯 域に渡り放送される全113チャンネルに適応出来る低消費電力PLL周波数発生回路 の開発は困難と考えられる。狭い範囲の周波数に適応する低消費電力PLL周波数発生回 路を複数用意し、選択チャンネルに応じてPLL回路を切り替えるような対策が必要と考 えられる。但し消費電力を抑えるため、未使用のPLL回路が「オフ」になるような対策 も必要と想像され、これでかなりの電力削減が可能と思われる。また、PLL回路が「オ ン」になる応答時間の検討が必要である。基本的には以下のようなトレードオフが存在し、 検討が必要である。

- (1) 用意するPLL回路数
- (2) 各PLL回路の消費電力
- (3) コスト(PLL回路数が増大するとコストアップになる)。

先にも述べたが、1 セグメント携帯テレビ受信或いは3 セグメントデジタルラジオ受信 の場合に抽出する周波数は432 KHz 或いは1296 KHz である。一方で固定受信前 提の地上デジタル受信チューナーが抽出するのは6 MHz である。この違いをベースに回 路をどう実現するか消費電力という見地から検討が必要である。

チューナー部で従来と同様に6MHz帯域を抽出し、OFDM部のADコンバータの後 段にデジタルローパスフィルターを設置し432KHz、1296KHzバンドパスでフ ィルタリングすることは可能である。これが既存回路部品を利用した一般的な設計と考え られる。しかし、あまり広帯域の信号をデジタル処理するのはADコンバータのサンプル レートやデジタル回路のクロックレートが増大し消費電力という見地から得策と言えな い。逆に言うと432KHz或いは1296KHzの狭帯域バンドパスフィルターを設計 出来れば、後段のADコンバータ、デジタル回路の動作周波数が削減されかなりの電力削 減が期待される。ADコンバータの場合、一般的に動作周波数が半分になれば消費電力も 半分になる。あくまで検討によるが、工夫し消費電力削減を図る必要があると考えた。但 し、アナログレベルで必要信号を抽出する図2-1-6のBPF2(バンドパスフィルタ ー)を何処まで狭帯域に出来るかも検討が必要である。当然であるが、バンドパスフィル ターは狭帯域であればあるほど設計困難である。

結論としては、図2-1-6のBPF2(バンドパスフィルター)の帯域を何処まで狭 帯域にし、どの周波数レベルからデジタル処理するか研究が必要ということになる。

ADコンバータのビット数などに関する考察

今回の研究は前述のように携帯受信であり1/3セグメント受信が前提になる。1/3 セグメント受信の場合、通常の13セグメント受信と違い64QAM変調モードは運用さ れず、16QAM変調までの対応が前提になる。従い、ADコンバータのビット数を現行 13セグメント受信OFDM-LSIの10ビットから8ビット(或るいはそれ以下)に 削減し消費電力を削減出来るか、ADコンバータに入力されるアナログ信号の減衰帯域で の減衰率の最適化などの検討が必要である。

57MHzIF出力に関する考察(ダイレクトコンバージョン関連)

57MHzIF出力は、チューナー部とOFDMデジタル部が別々になった場合の便宜 的な中間周波数でありチューナー部とOFDMデジタル復調部を一体化することが前提 の本研究ではあまり意味がないと考えられる。逆に57MHz中間周波数を削除しOFD Mの初段に存在するADコンバータに信号を直接入力出来る周波数まで落とし、57MH zIF処理回路の削減などを検討出来ると考える。また周波数を落とす時のポイントは、 DC電流による無駄な電力消費を避けることと考えられる。以上のように57MHzIF 出力の必要性、不要とした場合に周波数を何処まで落とすのが最適か、研究が必用になる。

デジタルOFDM回路の低消費電力化に関する考察

「抽出周波数帯域と消費電力の関係」の項でも記載したが、本研究のLSIは、固定受

信のように13セグメント(6MHz)の信号全部を処理する必要はなく、本質的には1 セグメント或いは3セグメント処理で十分である。チューナー部で何処の帯域まで信号抽 出が可能かにも依存するが、処理量に応じたOFDM回路の再設計を実施することでメモ リ容量、処理スピードなど大幅に削減し、低消費電力化出来ると考える。従い、以上の観 点からの検討が必用と考えられる。

(まとめ)

以上が考えられる携帯テレビ受信回路の課題概要である。

広く世の中の技術動向を見渡すと地上デジタル受信回路の低消費電力化を意識して狙 う動きが出ている。例えば、当社では3セグメント(デジタルラジオ)対応のOFDMデ ジタル復調LSIを開発中である。他社でも発表がある。方向としては、PDA的な受信 端末に搭載することを前提とした開発と考えられる。また何年かたつと、LSI設計ルー ルの微細化が進み、それに起因しある程度の低消費電力化は自然に進むものと考えられる。 しかし、本研究のように、チューナー部を含め、回路全体を50mWで実現し、本格携帯 端末搭載を可能にするには、回路全体を見直し、再設計し、再開発しないと(50mW以 下の消費電力、現行回路のおよそ1/50の低消費電力化)達成困難と判断する。

#### 2-2 研究開発目標

#### 2-2-1 最終目標(平成18年3月末)

携帯テレビに必須の超低消費電力「地上デジタル放送受信用チューナー+OFDM復調 回路」用LSIを研究開発する。本LSIは、(1)地上デジタル放送内1セグメント携 帯テレビサービス、(2)3セグメントデジタルラジオ放送サービスの両方に対応するも のとし、90-770MHzテレビ信号帯域の任意の1セグメント携帯テレビチャンネル、 3セグメントデジタルラジオチャンネルを受信し、OFDMデジタル復調/誤り訂正後、 MPEG-TS形式デジタル信号を出力するものとする。また受信時の平均消費電力は最 大50mWを目標とする。さらに携帯テレビ端末搭載可能な大きさまで回路を小型化し、 量産時に民生市場適用可能な範囲までコスト削減可能なこととする。

#### 2-2-2 中間目標(平成17年3月末)

「地上デジタル放送受信用チューナー+OFDM復調回路」用LSI試作を完成させる。 本試作LSIの目的は、これを簡易受信ボードに搭載し、最終年度の平成18年度で実際 の電波を受信し、要求された性能が出ていることを確認出来るようにすることである。実 際の電波受信で電波受信性能、実際の電波を受信した時の消費電力などを実測し、それを ベースに最終的なLSIの研究開発を実施する。

# 2-3 研究開発の年度別計画

(金額	は非公表)	
-----	-------	--

研究開発項目	14 年度	15 年度	16年度	17 年度	年度	計	備考
1) 方式検討							
2) コンポーネント試作							
3)全体試作							
4) 全体試験、改良							
間接経費							
合 計							

注) 1 経費は研究開発項目毎に消費税を含めた額で計上。また、間接経費は直接経費の30%を上限として計上(消費税を含む。)。

2 備考欄に再委託先機関名を記載

3 年度の欄は研究開発期間の当初年度から記載。

# 3 研究開発体制

# 3-1 研究開発実施体制



# デジタル回路全般、OFDM回路

L

先端ソリューション事業部
第二プラットフォーム設計部
大和田部長付

・永田 英稔
濱湊 真
渡辺 亮介

#### 4 研究開発実施状況

今年度は、3年半にわたる本研究の最終年度として、目標としてきた低電力LSIの試作 とその性能実証、また実際に送信された放送電波を受信して機能確認を行った。これによ り、研究開発の初期に行った 0.13 ミクロン CMOS デバイスによる回路設計技術と受信機の 低電圧アーキテクチャ、また中期に実施したコンポーネント設計とその評価結果が、最終 段階において LSI という形で集積され、開発した技術を実際の環境でテストして、その有 用性を検証することになる。

実際の製品ではチューナLSIはモジュールへの実装が必要となるため、小型のチューナ モジュールを試作して、ベースバンド部とこれを組み合わせて評価を行った。結果として 目標であった消費電力50mWを実現でき、今回開発してきた技術が、商業的にも魅力あ るものであることを示すことができた。

#### 4-1 LNA関連(初段のアンプ)の研究開発

LNAはアンテナで受信した微弱な信号を増幅する高周波回路である。この回路には回路 動作において発生するノイズを極力抑えて、信号品質を劣化させない低雑音性能が求めら れる。

本報告ではLNAを含むに必要な基本性能および機能を備えた高周波増幅回路(以下RF ブロック)について報告する。

#### 4-1-1 LNA設計方針

今回のデジタル放送受信に必要な機能とそれを実現するための回路構成について述べる。

・RFブロックアーキテクチャの概要

今回開発したデジタルテレビチューナ用の高周波増幅回路には次の機能が求められた。

- ・UHF/VHF 両方の帯域に対応
- ・入力インピーダンスのマッチング
- ・低消費電力
- ・所望波の受信信号強度に応じたゲイン可変機能
- ・所望周波数以外の信号除去

これらを考慮したRFブロックの構成を図4-1-1に示す。



#### ・UHF/VHF対応

今回のチューナはデジタルテレビ放送のUHF帯に加えて、デジタルラジオのVHF帯も受信することが課題のひとつである。そこでデジタル放送の周波数帯域に合わせて、UHF用とVHF用の二つのLNAを用意し、それぞれ、帯域選択用のBPFとチャネル選択用のBPFをLNAの前後に配置した。UHF/VHFの切り替えはU/V切り替えスイッチで行う。選択された周波数帯域のみ信号をS/D変換回路に伝え、選択した帯域の所望波は単相から差動信号にS/D変換回路で変換された後に差動信号増幅用のアンプ(RF-AMP)によってさらに増幅されてMixerに信号が入力される。なお、RF-AMP2はMixerとのバッファも兼ねる。

#### ・入力インピーダンスのマッチング

高周波信号を扱う場合、効率よく信号電力を伝える事が重要である。その際、重要になるのがインピーダンスマッチングである。アンテナの特性インピーダンスが50Ωの場合、 その50Ωに合わせてLNAの入力インピーダンスを設計する必要がある。

帯域選択用BPFが広帯域の場合、アンプにもBPFの周波数帯域に合わせた増幅特性が 必要であることからLNAの入力インピーダンスは広帯域にわたって合わせこむ必要があ る。そこで我々はゲート接地アンプを選択した。ゲート接地アンプは入力段の相互コンダ クタンスをgmとすると、トランジスタの寄生容量によるインピーダンスが所望の周波数 において1/gmよりも小さければその入力インピーダンスは 1/gmになるため、周波数 依存性が少なく広帯域なアンプに適している。

#### •低消費電力

帯域選択用BPFとチャネル選択用BPFはどちらも電力を消費しないPassive素 子のみ構成した。またUHF/VHF切り替えスイッチにLNAのPowerDownを連 動させて、使わない周波数帯用の電源は落とすことで不要な電力の消費を防いだ。

#### ・ゲイン可変機能

ゲイン可変機能は所望の周波数の信号強度にあわせてMixerに伝達する信号強度を調 節するために必要である。今回の構成では全アンプにゲイン可変機能を付加させた。ゲイ ン可変機能を一箇所に集約するよりも格段の出力レベルに合わせた制御が可能で線形性を 高くするためである。ゲインを可変させる際は制御ビットに対して単調増加(単調減少) を保障するように制御する。

#### ・所望の周波数以外の信号除去

所望の周波数以外の信号強度が所望の信号強度に比べて非常に大きい場合、アンプの性能 によっては所望の周波数以外の相互変調による高調波によって所望の信号が埋もれてしま う可能性がある。それを防ぐために所望波だけを増幅するような構成が必要になる。 周波数帯域外の妨害波は帯域選択用のBPFで除去する。更に帯域内であっても所望波以 外の信号は影響があるためチャネル選択用のBPFを用意した。

#### 4-1-2 設計環境および回路説明

#### ・設計環境

今回の設計はADS(Agilent社製)を使用した。Sパラメータを用いた設計に優れ、入力インピーダンスのマッチングの設計が可能で、Harmonic Balanceなどの歪解析も行うことができる。また弊社においてMOSトランジスタ、MIM、インダクタのモデルが用意されているため精度が高い高周波用素子開発を進めることが出来た。

• L N A

LNAの回路構成は図4-1-2に示す。LNAはRFブロックの最も重要な部分である。 今回は帯域内の信号は全て後段に伝える必要があるため、広帯域に対応したアンプが必要 であった。そのため、広帯域の増幅に最も適しているゲート接地アンプ型の回路トポロジ ーを採用した。

トランジスタの相互コンダクタンスをgmとすると、寄生素子によるインピーダンスが目的の周波数において十分高ければ入力インピーダンスは1/gmで表され周波数依存性を 持たない。



図4-1-2 LNA およびチャネル選択フィルタ

アンプの負荷にはLC共振器を用いた。LC共振回路はその共振周波数において非常に高 いインピーダンスを実現することができる。また共振周波数以外はインピーダンスを低く 抑えることができることからBPFの機能を備えるため、不要な妨害波を除去するために も有効である。

また、ダイナミックレンジを広く取るために3つのゲイン可変機能を(AT1,AT2,A T3)を回路に組み込んだ。

AT1はゲート接地アンプに入る信号振幅を容量分圧によって制御することでゲインを可 変に出来る。AT2は入力のインピーダンスを変えることで、アンテナのもつインピーダ ンス(50Ω)とミスマッチを起こさせることで信号を制御する。AT3は信号電流が流 れるパスの数を制御することで出力負荷に流れる電流を変化させてゲインを可変にする。 なお、これらの可変ゲイン機能はNiCTとの共同特許として既に申請済みである。

・S/D変換回路とRF-AMP

S/D変換回路(RF-AMP)の回路トポロジーを図4-1-3に示す。



S/D変換回路は入力端子の片側をGNDに接地して使用している。

UHF/VHF切り替えスイッチ以後のアンプにはUHF、VHF両方の周波数帯の信号 を増幅するため周波数依存性が低いアンプで構成する必要があった。そのため負荷には周 波数依存性を持たない抵抗を用いた。出力端子間に接続した可変抵抗の抵抗値を制御して ゲインを可変にしている。

#### 4-1-3 評価

・帯域選択用BPFおよびチャネル選択用BPFについて

帯域選択用BPFおよびチャネル選択用BPFの一部に外付けのチップインダクタおよび チップコンダクタを使用した。理由は必要な素子値がチップ内部で作るには大きすぎるこ とと高いQ値が要求されたためである。

・モジュール

RFブロックでは1GHz程度まで信号を評価する必要がある。LSIチップだけではな く、BPF用の外付け部品も含めた評価をするため、高周波信号のロスが小さいボールグ リッドアレイ(BGA)を用いてモジュール化した。

・評価ボード

評価ボードはモジュール専用に用意した。入力はUHFとVHFの2系統である。LS Iチップからの出力は差動信号であるが、測定のために差動をシングルに変換するBul unを用意した。高周波信号用のコネクタはSMAを使用し、高周波信号を伝達する特性 インピーダンスは50Ωとした。



図4-1-4 RF用評価ボード

·測定環境

測定はシールドルームにて行った。図4-1-5にRFブロックの評価系の一例を示す。 図の右側に見えるのがベクトルネットワークアナライザ(Anritsu 製)で、高周波信号の 回路に対する反射・通過を測定することが出来る。また、これらはPCによって制御され 自動測定が可能である。



そのほかにノイズ評価用にNFメータ(Agilent 製)、入力信号発生用に信号発生器(Anritsu 製) 信号強度観測用にスペクトルアナライザ (Agilent 製) を使って評価を行った。

- ・評価条件
  - 電源電圧: RF 部=1.2V、I/O 部=1.8V 温度 : 25℃ (室温)

·評価結果

評価項目と評価結果を表4-1-1に示す。なお、目標にしていた特性を全て達成した。

	AT I	- FI F			
評価項目	周波数帯域	Condition	Unit	目標値	測定結果
		730MHz	dB	10.5	5.4
NE	UHF	470MHz	dB	10.5	7.2
INF		220MHz	dB	10.5	5.7
	VIL	170MHz	dB	10.5	5.5
	UHF	730MHz	dBm	10	16.9
IIP3	VHF	220MHz	dBm	10	14.2
		BPF=0	MHz	730	753
田边粉丁杰符田	UHF	BPF=31	MHz	470	365
同波致り変軋西	VHF	BPF=0	MHz	220	257
		BPF=31	MHz	170	94
	UHF	BPFcode			
		=0	dB	-10	-15.7
		MaxGain			
		BPFcode			
入力反射特性		=16	dB	-10	-14.7
(入力インピーダンス		GainMax			
マッチング)		BPFcode			
		=0	dB	-10	-16.2
	VHF	GainMax			
		BPFcode			
		=8	dB	-10	-17.6
		GainMax			

表4-1-1 評価結果

以下に主な評価結果のグラフを示す。

NF特性



周波数選択コードごとのNFmin値とその周波数を示す。青の点線がUHF帯、赤の点線がVHF対である。どちらも9dB以下の値を示している。

・Gain特性



図4-1-7 Gain 特性

周波数選択コードごとのGainMaxとその周波数を示す。どちらも30dBを超える 十分高いゲインが得られている。

・ I I P 3 特性



UHFおよびVHFの基本波と3次高調波を示す。 入力信号パワーが0dBm以上の場合でも信号が歪まないことが示された。

・可変ゲイン機能



図4-1-9 ゲイン可変制御特性

UHFのゲインコードを図4-1-9に示す。規定の出力範囲内で単調増加(減少)が保障されている。VHFの結果についても同様である。

#### 4-1-4 まとめ

デジタルテレビチューナ向けの高周波増幅回路を設計・評価した。

広帯域化・低消費電力化を達成するための回路構成および回路トポロジーについて比較・ 検討を行い、その最適な回路を設計することが出来た。また、評価の結果チューナの性能 に関わる必要な性能・機能を全て達成した。

今後は量産化に向けた機能の追加と性能向上のための改良を行う予定である。

#### 4-2 OSC1 (周波数発生回路)の研究開発

#### 4-2-1 広帯域 IQ 信号生成方式及び回路

IQ 信号生成部では、デジタルテレビ用電波の広い周波数帯域を考慮し、IQ 発生回路 として、RC ポリフェーズフィルタや DLL を用いず 2 分周器により実現している。実際 の回路では、図 4-2-1 に示すように受信する信号の帯域に応じて分周比を選択する選択 式の分周回路(Selective DIV)と、常に使用する 2 分周器を 2 段用いた 4 分周器(IQ)と を用いている。4 分周器は、DUTY が 50 ではない単相の信号からも IQ 生成を行うためで ある。

低電力化を実現するために、使用する VCO は低い周波数の方が望ましい。図 4-2-2 に 示すように、必要な帯域をなるべく狭め、VCO の周波数も低く保ち、上記の4分周を含 むように4分周、14分周、28分周を選択するようにした。

位相比較周波数には、UHF帯のチャネル間隔である 6MHz を採用している。



#### 図 4-2-2 OSC1 部 周波数設計

#### 4-2-2 PLL (Phase-Locked-Loop) 回路

PLL 部では、パルススワロウ方式の整数分周 PLL を用いている。受信器の IF 周波数 を複数の中から選択できる構成としたことで、基準周波数は 6MHz と高くできる。ΣΔ フラクショナル PLL とは異なり、6MHz でのスプリアス成分が現れるため、ループフィ ルタに遮断を追加して抑圧している。また、低電力動作のために、高速分周器(プリス ケーラ部)も含めてインバータロジックタイプのセルにより回路を実現している。この ため、一般的な電流源を用いるタイプの回路よりも電流を大きく削減できる。

PLL 部のこの他の機能・特徴としては、ロック検出機能を有し、フィルタをチップ内に内蔵化、低電力化のためのセルの配置工夫などがある。

後述の VCO と、後段の IQ 生成部と共に動作することで、所望の LO 周波数の IQ 信号 を得る。評価の結果を図 4-2-3 に示す。2 つの図の差は Type-A と Type-B の異なる回路 構成での比較である。本 OSC1 の現状の位相雑音は Type-A に相当する。ただし、調査の 結果、これは評価において用いた REFCK 用の IO の特性不足に起因することが分かって いる。対策を講じることで参考データとして提示した Type-B 程度に改善することを確 認済みである。



ターゲットの位相雑音に対して、雑音レベルの高い UHF 帯でも 20dB ほどの余裕を持って特性を達成している。



図 4-2-3 IQ 出力での位相雑音特性(上段: Type-A 下段: Type-B)

#### 4-2-3 VCO(Voltage-Controlled-Osscillator)回路

シンセサイザでは低雑音化の要求が常に存在する。低電力化と広帯域化が求められる 本シンセサイザにおいても、低雑音化が同時に求められている。このため、位相雑音に 大きな影響を持つ VCO の構成に、LC 共振器型 VCO を選択した。更に、必要な広い可変 幅を実現しつつ、外部からの発振周波数制御端子からの雑音の影響を抑えるために VCO 利得を低く抑えることのできる、「固定容量切替+可変容量」による周波数調整方式を 選択した。図4-2-4に本VCOの回路図を示す。VCOは低消費電力化の実現を優先し、P, NMOS のクロスカップルとし、フル振幅動作する構成とした。インダクタやバラクタ、Tr ス イッチ付の MIM などは別途評価、モデルの取得を行っている。

プロセスばらつきや各種環境変動を考慮した場合、VCOに求められる特性は最も厳し い見積もりで1600~3800MHz も達する。しかし、LC 共振器のQ値の特性や、インダク タの特性などを考慮して、単一VCOでの実現ではなく2つのVCOにより所望の帯域を カバーしている。図4-2-5にこのような方針により設計された2つのVCOの発振周波数 特性を評価した結果を示す。個々のVCOは6bitのデジタルコードで制御され、それぞ れ64本のCLKカーブ群を有する。本シンセサイザは、これらの中から最も周波数ター ゲットに近いものを選ぶ自動調整回路としてオートチューニング回路を搭載しており、 これは次節にて説明する。

VCOの各 CLK カーブは近くのカーブ同士がお互いの周波数に重なり合うように設計されている。即ち、一つの周波数に対して、4~5本のカーブが異なる VCNTRL 電圧で発振できる。これは、オートチューニング終了時に VCNTRL が常に電源電圧の中間レベル付近となるようにして、チューニング後の環境変化に対する耐力を増すためである。PLL自身が VCNTRL を自分で調整して環境変化による VCO 特性変化を吸収する。しかし VCOの特性変化が大きすぎて追従できなくなった場合には、PLL はロックはずれ信号を出力し、オートチューニングにより再びその環境下での最適コードを選択できる。



図 4-2-4 LC 共振器型 VCO 回路図(2 VCO 構成)



図 4-2-5 2 LC 共振器型 VCO 回路の発振周波数特性

#### 4-2-4 AT (Auto-Tuning) 回路

ユーザからのチャネル変更要求があった際に、本 OSC では所望の周波数に 2 段階で引き 込む。図 4-2-6 に示すように、まずステップ状に周波数を変化させて、64 本の CLK カーブ の中から最適なものを選ぶ「オートチューニング」の段階と、最適なカーブを選んだ後に VCNTRL の電圧の微調整によってターゲットの周波数に到達する「PLL 引込」の段階である。 「オートチューニング」、「PLL 引込」に要する時間は、要求されるチャネル設定に応じて 異なり、また同じ設定でも選択が開始される時間によって変わる。

本シンセサイザではこのオートチューニングに工夫をして、高速なチューニングを実現 している。図 4-2-7 に従来の方式と本方式の差を示す。従来、本方式共に 6bit のコードの 中から最適なコードを選択するために、バイナリウェイトシフトでコードを変えながら、 最大で 6 回の周波数比較を行う。この際、本 VCO のように CLK カーブ間隔が不均一である ような場合には、従来の方式ではで最長(CLK カーブ間隔が最も狭いもの同士を正しく判 定できる時間)の固定した比較時間を用いて、CLK 周波数の高低判定を行っていた。これ に対し、本方式では周波数差に応じて比較時間を動的に変えて、判定が完了し次第、以降 の時間は省略して次のコードにしふとすることで全体のチューニング時間を短くしている。

回路のブロック図は図 4-2-8 に示すとおりである。周波数比較は、単純にカウンタを 2 つ用意して比較している。PLL 引込する前の周波数比較は非同期な CLK 間での比較である ことから、高低判定に必要なカウンタ差は 2 である。そこで、差が 2 以上になった時点で 周波数判定を打ち切るように回路制御を行い、周波数差が大きいときには短い時間でカウ ント差 2 を得て次のコード選択を行うようにしている。

チューニング時間を決める要因は、使用している基準 CLK(現在 24MHz)、位相比較周波数

(現在 6MHz)、使用する CLK の中での最小周波数差である。

AT 時間のばらつきについて調査した結果を図 4-2-9 に示す。シンセサイザの設定として は、DTV の全 CH,全 SEG で 200 通りある。これら全ての設定に対して、同一サンプルで 10 回ずつオートチューニングに要した時間を測定してプロットした。

結果は、先述の通り非同期 CLK 同士の比較であるためにチューニング時間はばらつくこと。また、チューニング時間はばらつくが、設計通りに従来方式の1回分(80us)の2<sup>~3</sup>回分に収まるという結果を示している。



図 4-2-6 オートチューニングのタイムチャートの例 (1 チャネル 第 2 セグメント用 LO target = 92.1MHz)



図 4-2-7 本方式(ダイナミックサーチ)によるオートチューニング時間の短縮



図 4-2-8 ダイナミックサーチを実現するオートチューニング回路の構成



図 4-2-9 全 200 設定に対するオートチューニング時間の評価結果 (10 回ずつ)

#### 4-2-5 3.5分周器

4-2-1に記載の通り、本シンセサイザでは、VCOとして 3GHz 帯のものを用いること で低消費電力化を可能としている。3GHz の VCO 使用に際して、最もキーとなる回路技術は 3.5分周器の実用化である。

VHFH帯の所望のチャネル間隔を実現する IQ 信号生成には 14 分周が必要である。このためには常時使用する IQ(4 分周器)と 3.5 分周器の組み合わせが必要であるが、通常は分周器に整数の値を用いる。小数分周を実現しようとすると、回路が大幅に複雑になることや、分周後クロックのパルス列の周器が交互にずれる(オフセットをもたらす)ことが多い。

本回路は VCO からの差動信号を入力として、2 つのカウンタを交互にリセット動作させる簡易な構成でありながら、低消費電力でかつ高速な 3.5 分周を実現している。本回路の

ブロック構成とタイミングチャートを図 4-2-10 に示す。



図 4-2-10 3.5 分周器の回路構成とタイミングチャート

#### 4 - 2 - 6 $\pm 2 b$

デジタルテレビチューナ向けに IQ 生成シンセサイザを試作・評価した。低電力化、広帯 域化、低雑音化の3つの目標を同時に達成するための回路トポロジーを検討し、最適な方 式を比較・選択した。また、そのために必要な 6bit コード選択 VCO、インバータロジック による高速分周器、3.5 分周器といった新規回路の開発を行った。また、上記 VCO の使用 のために、高速で最適な CLK カーブを選択するオートチューニング回路も開発・搭載した。

今後は、いくつかの細かいチューニングや修正、コスト低減のための面積削減に向けた 検討を加え、更なる性能の改善と低コスト化を達成する。

#### 4-3 IF部(ミキサー、ADCおよびフィルタ)の研究開発

(1) IF 部の課題

IF 部に要求される課題は以下の3点である。
[a]大きなダイナミックレンジ: AD 変換器 59dB/全体 75dB(1seg.帯域)
[b]低消費電力: AD 変換器およびミキサー合計で11mW 以下
[c]低電圧動作: 1.2V 標準 CMOS Tr.を使用
以下それぞれについて詳しく述べる。

[a] 大きなダイナミックレンジ

本研究におけるチューナは、チャンネル選択フィルタをデジタル化することで消費電力を低減する構成となっている。このため、AD変換器は大きなアナログ隣接妨害波と小さな所望波を、同時に AD変換できるだけのダイナミックレンジを要求される。1 セグメ

ント帯域について考えた場合、DQPSK1/2移動受信の規格(ARIB STD-30)から、具体的に 数値は以下のようになる。

54dB(アナログ上隣接 DU 比) + 5dB(所要 CN) = 59dB(DR 要求値)

IF 部全体では、RF 部の AGC 回路を簡素化するために1セグ帯域に対して、75dB のダイ ナミックレンジを割り当てた。

[b]低消費電力

IF ブロックで[a]の課題を達成するために、消費電力を増やしてしまうと、フィルタの デジタル化によって得られた低電力化の効果が相殺されてしまう。チューナ全体として の消費電力の目標を達成するためには、IF 部全体での 消費電力を 11mW 以下に抑える必 要がある。

[c]低電圧動作

本研究におけるチューナは 1.2V 標準 CMOS テクノロジを用いて設計されて いる。こ れは将来的に OFDM 復調回路と1 チップ化するのに有利なためである。しかし、このよう な低電圧の微細素子は従来のテクノロジに比べて素子の 固有利得が低いため、高いゲ インを達成しにくいという問題がある。

(2) 設計

【IF 部全体構成】

IF 部全体の構成を図 4-3-1 に示す。RF 部から入力された信号をミキサーブロックでダウンコンバートする。このチューナは low-IF 方式であるので、直交形式のミキサーが必要になる。これを実現するのに、それぞれ独立した 2 つのミキサーと AD 変換器を並列に並べた構成となっている。



図 4-3-1 IF 部の全体構成

なお、低電力化のために、ミキサーをΣΔAD 変換器の入力段と融合した 構成も検 討も行った。<sup>1</sup>しかし、この構成にしてしまうと、初段のアンプのゲインが低い場合に、 量子化ノイズまでミキシングされてしまうため、ノイズフロアが劣化することが懸念さ れる。一方、後述するように本研究のΣΔAD 変換器は高速サンプリングを行っているた め、入力段のアンプは高速で動作する必要がある。高ゲインのアンプを課題[c]の低電圧 動作条件で実現する場合、多段構成にせざるを得ない。しかし、この多段構成のアンプ を高速動作させようとすると1段構成に対してバイアス電流のパスが増えるために、消 費電力の増大をまねく。

この問題は高ゲインと高速動作を同時に実現しようとしていることによる。アンプを 追加してミキサーをΣΔAD変換器の入力から分離することで、ΣΔAD変換器の初段アン プについてゲインの要求を緩和でき、結果として性能あたりの消費電力を低減すること ができる。

【ミキサーブロック】

ミキサーブロックの構成図(1 c h)を図 4-3-2 に示す。図に示すように、アクティブ RC フィルタの入力抵抗にスイッチを付加することで受動ミキサーを構成している。1段 目をフィルタとすることで、L0のリーク成分やミキシング時に生成される和成分が次段 以降に与える影響を低減することができる。

アクティブ RC フィルタの後段には VGA 段を設けた。初段も2段目も可変抵抗を備える ことで、ミキサーブロックの各段で10dB、全体で20dB ゲインを可変することができる。



図 4-3-2 ミキサーブロック構成

【連続時間 $\Sigma \Delta AD$ 変換器】

課題[a]から、AD変換器にはほぼ 60dBのダイナミックレンジが要求される。 一方、ISDBT/ISDBT-SB で受信すべき信号帯域幅は、3 セグメント受信時でも 1.3MHz と比 較的狭い帯域である。ΣΔAD変換器は、信号帯域は他の方式に比べて狭いが、大きなダ イナミックレンジを実現できるという特徴がある。本研究では、この方式を採用するこ

ISSCC Dig. Tech. Papers, pp494 - p612, Feb. 2005

<sup>&</sup>lt;sup>1</sup> T. Nagai, H. Satou, H. Yamazaki and Y. Watanabe, "A 1.2V 3.5mW ΔΣ modulator with a passive current summing network and a variable gain function",

とで AD 変換器の低電力化をめざした。

AD 変換器に入力される信号について考えると、RF 部およびミキサー部でフィルタリン グされているものの、どちらも緩やかな特性のフィルタのため、高い周波数の妨害波の 成分を含んでいる。この場合、エイリアシングにより、これらの成分が信号帯域に折り 返すことが懸念される。 $\Sigma \Delta AD$  変換器には 連続時間と離散時間の2つのタイプが存在 するが、この問題に対しては、連続時間 $\Sigma \Delta AD$  変換器のほうが、サンプリング周波数を 高くしやすいこと、ループフィルタがアンチエイリアスフィルタとしても働くことなど から有利である。

図 4-3-3 にΣ Δ AD 変換器の構成図(1 c h)を示す。前述のようにサンプリング周波 数を高く、すなわちオーバーサンプル比を大きくしたことで、1-loop/1-bit 構成でも4 次のフィルタを用いれば所望のダイナミックレンジを実現可能である。線形性が良いこ とから、内部量子化器の bit 数は1とした。0FDM 信号を受信する場合、線形性が重要で あることは前述のとおりである。



図 4-3-3 連続時間 Σ Δ AD 変換器の構成

4次の連続時間ループフィルタを図 4-3-4 に示す。従来同じ次数のフィルタを構成す る場合計8個のアンプを使用していた。ところがこれらのアンプのうち半分は、ループ の安定性を保証するために使用されていたものであり、ダイナミックレンジへはほとん ど寄与しない。そこで、これらのアンプを抵抗/容量のネットワークに置き換えることで、 同じ特性を保ちながら消費電力を削減する設計とした。

クロックジッタの影響を低減するために、フィードバック DAC はスイッチトキャパシ タ型の DAC とした。DAC をスイッチトキャパシタ型とすることで、ジッタによってクロ ックパルス幅が変わることによる帰還電荷量の変動を小さくすることができる。これに より、PLL に対するクロックジッタの要求値が緩和される。これは、AD 変換器を駆動す る PLL を低電力化するのに有利である。



(3)評価

【ミキサーブロック】

ミキサーブロックについて、ゲイン設定を変えながら出力されるダウンコンバート後の信号の大きさを評価した。結果を図 4-3-5 に示す。なお、ゲインは最大のときを 0dB として規格化した値である。

図4-3-5からわかるように試作したミキサーブロックは19.4dBのゲイン可変幅を持っており、ゲイン設定に対して単調増加の特性を示していることがわかる。



【AD ブロック】

1 チャンネルについて、1 MHz 正弦波入力時の出力スペクトラムを図 4-3-6 に示す。 図からノイズスペクトラムは4次のシェーピング特性を示していること、正弦波が正し く出力されていることがわかる。この測定はオンチップ PLL を 使用しているが、この 場合でも十分に低いノイズフロアが達成されている。

なお、スペクトラム上に大きなひずみ成分が見えるが、測定に用いた信号源に起因するものであり、ΣΔAD変換器によるものではない。



図 4-3-6 正弦波入力時のスペクトラム

1 チャンネルについて、入力信号に対する SNR を測定した結果を図 4-3-7 に示す。 1 セグメント帯域についてダイナミックレンジは 71dB、最大 SNR は 66.2dB である。 同様にして 3 セグメント帯域について、ダイナミックレンジは 65dB、最大 SNR は 63.5dB である。

【IF 部全体でのダイナミックレンジ】

ミキサーブロックのデバイスノイズから、可変範囲 19.4dB のうち約 10dB 程度はダイナ ミックレンジに寄与しない。よって1セグメント帯域でのダイナミックレンジは全体でほ ぼ 80dB となり、AD 変換器のダイナミックレンジと併せて、課題[a]の要求を満たしてい ることがわかる。



(4) まとめと今後の展望

今回の試作により、標準的なプロセスにおいては所望のダイナミック レンジおよび消費電力を達成することができた。

今後量産に向けて以下のことが課題となる。

- ・ プロセス変動に対する対応
- ・ 温度変動に対する対応
- ・ 信号帯域外の周波数成分に対するダイナミックレンジの確保 (複数の信号が入った場合、アナログ TV 信号 etc)

とくに連続時間 $\Sigma \Delta AD$ 変換器については、プロセス変動や温度変動に よって回路 の時定数が変わってしまうところが問題となる。各素子の定数を調整して特性 (SNR, DR, 信号帯域)の時定数に対する感度を低減するとともに、静的・動的な調整回路により保 障することを検討する。

これらの対策によりチューナの歩留まりと、隣接妨害耐性の向上を目指す。

#### 4-4 低消費電力デジタルOFDM回路+フィールド試験の研究開発

#### 4-4-1 低消費電力デジタルOFDM回路

RF部とデジタルベースバンド部のインタフェースはLOW-IF方式を採用している。この方式はRF部の低消費電力化や小型化に貢献する一方、

- ・イメージ除去、不要周波数帯域除去
- ・ダウンサンプリング、出力ビット数調整
- ・I/Q 直交歪みやゲインバランスの補正

等の機能をデジタル部で実現することになりロジック部が複雑になる。

しかし、アナログ回路でイメージ除去を行うことに比べ、システム全体として低消費電力 化が実現できるメリットがある。

アナログ部とデジタル部のインタフェースは図4-4-1に示す構成である。ΣΔAD Cの出力は高い周波数にノイズ成分を含んでいるため、フィルタ処理で不要な信号を落と しながら、所望の周波数までダウンサンプルを繰り返す。今回のチューナに接続できるよ うに、フィルタ/ダウンサンプルから周波数シフトまでを新規に開発した。それ以降の復 調回路は富士通の既存OFDM復調回路を用いた。



図 4-4-1

また低消費電力化には

- 1) RAMのインヒビット端子の利用
- 2) RAMの分割
- 3) クロックゲーティング
- 4) 動作クロック周波数の低減

などの手法を用いた。

4-4-2 フィールド試験

16年度に試作したLSIを用いてフィールド試験を行った。この時点でのLSIは受信 感度特性など、性能を満足していない部分もある。この結果における改良は17年度試作 のLSIに反映されている。

1. 実験条件

日時 : 2005年8月25日
場所 : 新宿(固定受信)、東海道線(移動受信)
送信所:東京タワー(700W)
受信機: NiCT 16年度試作チップ + UHF帯ヘリカルアンテナ

2. 受信機構成

受信機システムは図 4-4-2に示すように、コントロール及びデータ収集用ノートPCと LSI評価ボードで構成される。

PCと評価ボード間はUSBで接続され、評価ボード上でI2Cに変換しLSIをコント ロールする。



図 4-4-2 受信機システム構成

- 3 実験結果
- 3-1. 固定受信
  - 場所:新宿高島屋 14 階屋内レストラン。 窓側席。東京タワー見通し。約 5km

#### 表 4-4-1 受信率

受信チャネル	20	21	22	23	24	25	26	27
受信率[%]	0	100	100	100	0	100	0.8	100

20ch,24ch の受信率が 0%なのは、この当時 13 セグ放送のため。アンテナはテーブル上 にねかせていたが、26ch 以外は受信できた。

受信状況の PC 画面を図 4-4-3に示す。



図 4-4-3 固定受信 PC 画面

3-2. 移動受信

場所:東海道線(東京〜川崎) グリーン車2階、東京タワー方面窓側シート UHF 27ch



図 4-4-4 移動受信率

東京タワーに最も接近するのは新橋を少し過ぎたあたり。品川を過ぎるまではほぼ100%受信可能。品川を過ぎると同期できない状態が継続したため、蒲田付近で測定を終了した。

### 4-5 最終試作結果

## 4-5-1 Tuner 主要性能

試作した Tuner LSI の主要性能に関して評価を行った。その結果を下記一覧にまとめた。 詳細は次章以降で説明をする。ただし最小入力リターンロスは LNA ブロックの評価結果、 チャネル設定時間はシンセブロックの評価結果より引用した。

No.	仕様項目	測定値
1	消費電流	33.1mW
2	最小受信感度	27ch : -89dBm
3	I1CP	7ch : 11.1dBm 27ch : 10.6dBm
4	隣接妨害波耐性	下隣接:-25dB 上隣接:-31dB
5	Gain 可変性能	7ch : 92.9dB (step : 0.5~2.5dB) 27ch : 83.4dB (step : 0.5~1.7dB)
6	最小入力リターンロス	7ch : 19dB 27ch : 20dB
7	Image Leak	7ch : -43.7dB 27ch : -50.2dB
8	チャネル設定時間	390us

<u>表4-5-1</u> <u>主要性能評価結果一覧</u> 電源電圧: VDD=1.2, VDE=1.8V

## 4-5-2 測定環境

試作した Tuner LSI を評価するために、バンドパスフィルタ及び水晶発振子を実装した モジュールを作成し、更にモジュールを実装する評価ボードを作成した。

# 4-5-2-1 Tuner LSI

試作した Tuner LSI のチップ写真を下図に示す。主なブロックの配置を記入した。周辺 には I/O 回路が並び、その上に Bump が 2 列並んでいる。最も外側に並んでいる長方形の PAD は試験用の PAD である。



<u>図4-5-1</u> チップ写真

# 4-5-2-2 Tuner モジュール

Tuner 単体モジュールのブロック図を下に示す。Tuner LSI 以外にフィルタと水晶振動 子を搭載する。モジュールは新光電気工業(株)製である。



### 4-5-2-3 評価系

Tuner LSI の評価系を下に示す。左から信号発生器(2種)、電圧・電流発生器(2台)、パ ターンジェネレータ、ロジックアナライザの順に並んでいる。評価ボードは CLIMB 製の チューナ評価ボードで、モジュールが実装されている。



図4-5-3 評価系の写真

各装置の型名と役割を下表にまとめた。信号発生器は2種類記載したが、ほとんどの評価項目で両方とも使用可能である。2トーン試験だけはE4438Cの機能を使用した。

#### 表4-5-2 測定器一覧

測定器	メーカー	型名	役割
信号発生器	Anritsu	MG3694A	RF 信号発生
信号発生器	Agilent	E4438C	RF 信号発生
電圧・電流発生器/モニタ	ADVANTEST	R6240A	電圧源
パターン発生器	Tektronix	DG2020A	3線Logic信号発生
ロジックアナライザ	Agilent	16903A	Tuner デジタル出力取込

#### 4-5-3 各特性評価結果

#### 4-5-3-1 Gain 制御機能

Gain 制御と Tuner の Gain との関係を下図に示す。受信チャネルは 7ch 7seg と 27ch である。

Gain 制御コードは、Low Gain モードの L00~L63 と High Gain モードの H00~H63 と 128 コードあり、本章では"H"=+64、"L"=+0 として、コードを 0~127 で示す。

実際に使用しているのはコード41~127であり、コードの0~40はGainの割当がなく、 最小 Gain のまま変化しない仕様になっている。

Gain 制御コード 48~127 では、Gain ステップは 0.5dB~1.5dB であるが、コード 41 ~47 で、Gain ステップの最大値が 2.5dB(7ch 7seg)である。これは LNA の減衰機能で、 強入力時に使用する目的のためである。

7ch 7seg の方が 10dB 程度 Gain が高く、LNA ブロックの周波数特性が現われている。



<u>図4-5-4</u> Gain 制御コードと Gain の関係

<u>表4-5-3 Gain 可変性能</u>

チャネル	Gain 可変範囲	Gain ステップ [dB]		
· · · · · ·	[dB]	Min.	Max.	
UHF:27ch	80.5	0.5	1.7	
VHF:7ch 7seg	90.8	0.5	2.5	

#### 4-5-3-2 Tunable BPF

Tunable BPFの周波数特性は、Tuner モジュールで直接観測できないため、LNA ブロック TEG 評価ボードを測定して動作を確認した。

LNA ブロック TEG は、Tuner LSI 内で使用されている LNA ブロックと同じであり、 モジュール、実装部品、評価ボードに関しても、LNA 出力端子が追加された以外は同じで あるため、LNA ブロック TEG 評価ボードの Tunable BPF の周波数特性は Tuner モジュ ールと同じと考えられる。

LNA ブロック評価ボードの S-Parameter (S21)を測定し、BPF 中心周波数と BPF コードの関係を示したのが次の図である。測定時の Gain 制御コードは最大 Gain 設定である。

BPF の通過帯域は幅を持つことから、VHF 帯の 1ch~12ch 及び UHF 帯の 13ch~62ch の全て受信可能である。



<u> 図4-5-5 BPF 通過中心周波数 vs. BPF コード</u>

#### 4-5-3-3 最小受信感度

最小受信感度は、Tuner LSI と OFDM 復調 LSI を搭載したモジュールを使って、ビッ トエラーレート(BER)の測定を行った。伝送パラメータとして QPSK、畳み込み符号 1/2 を使用して、ビタビ復号後に BER=2.0E-4 になる ISDB-T 信号(13 セグメント)の最小入 カパワーより求めた。

詳細に調査した結果、 $\Sigma \Delta ADC$ のデジタル動作により発生した電源ノイズが、モジュールを介して LNA の電源に伝わるために Tuner LSI 本来の性能より劣化していることが分かった。LNA ブロック TEG の NF の結果より、Tuner LSI の最小受信感度は、UHF:27ch で-95dBm となる見込みである。

# 表4-5-4 最小受信感度

特性	条件	単位	測定値
最小受信感度	UHF:27ch	dBm	-89

DUT: Tuner LSI+OFDM LSI モジュール

# 4-5-3-4 最大入力レベル

BER 測定の代わりに、アナログ的な指標である I1CP(入力 P1dB)の評価を行った。結果を下記に示す。

I1CPは10dBm以上であり、実用に耐えうる性能である。

<u>表4-5-5 I1CP</u>

特性	条件	単位	測定値
I1CP	VHF7ch7seg Min. Gain	JD	11.1
	UHF27ch Min. Gain	аыт	10.6

## 4-5-3-5 隣接妨害波耐性

最上受信感度と同じ伝送パラメータで BER 測定を行って求めた結果を下の表に示す。 アナログテレビ放送波のスペクトラムには映像キャリアの2つピークと、音声キャリア の1つのピークが存在するが、それらの相互変調歪み及び複合3次歪み成分が IF 帯に現わ れるため、受信性能が劣化する。この結果から検討した結果、オートゲインコントロール (AGC)の制御に関して変更を加えることにより、性能改善することが分かった。

# 表4-5-6 隣接妨害波耐性

特性	条件	単位	測定値	備考
隣接妨害波	アナログ 下隣接	dB	-25	D:ISDB-T, -60dBm
耐性(D/U)	アナログ 上隣接	dB	-31	UD:NTSC カラーバー

DUT: Tuner LSI+OFDM LSI モジュール

最終試作でのチューナーLSIおよびOFDM復調LSIの消費電流実測値を表4-5-7に示す。

チューナー部での消費電力は33.0 mW、デジタルベースバンド部の消費電流は16.7 mW、全体で49.7 mWとなり当初目標の50 mWを達成した。

		電圧 ( V )	消費電力 (W)
チューナー	コア	1.2	27.2
LSI	I0 部	1.8	5.8
	小	計	33.0
OFDM	コア	1.2	15.6
復調LSI	I0 部	1.8	1. 1
	小	計	16.7
合 計			49.7

表4-5-7 最終試作での消費電力



最終試作では2つのLSI(チューナLSIとOFDM復調LSI)に分けて試作・評価 を行ったが、一つのLSIにすれば、2つのLSI間を繋いでいるIO部が不要となり、 消費電力を更にあと数mm W 削減できる可能性もある。

#### 4-6 総括

研究開発の常ではあるが、当初に計画したとおりに技術が進むわけではなく、日々迫る マイルストーンの締め切りに絞り出されるように少しづつ技術が積みあがってきた。当初 立てた 50mW の消費電力は、ワンセグという言葉が流行り言葉になってきた今、チャレン ジングではあったが、適切な研究ターゲットであったことが明らかとなってきた。

研究の初期には、放送開始時期も明確ではなかったものの、低電力化のための技術選択 として CMOS による回路開発を検討し、このデバイスを使うための基礎技術、低電力化の ためのアーキテクチャの検討を行い、研究方針を固めた。その後、コンポーネント設計、 試作を経て、消費電力削減のための回路技術を蓄積し、OFDM 変調信号受信のための基本 回路を確立した。最終段階に追いては、基本回路を集積化して LSI を試作、実際にテスト 放送電波を受信して機能の確認を行うことに成功した。この際に、実機に必須となるシン セサイザのオートチューニング技術を新開発し、半導体集積回路の学会としては世界で最 も権威の高い International Solid-State Circuits Conference(ISSCC)に昨年に引き続い て論文が採択され、新聞でも報道されるなど、高い評価を得た。

具体的な研究成果として、上記の論文を含め、学会発表3件(内国際会議2件)、特許1 1件を提出しており、産業、技術の発展に寄与することができたものと考える。研究最終 日の翌日が、奇しくもワンセグ放送開始日となったのも、一つの必然かもしれない。

3年半にわたるこの研究により、実現できたこれらの成果は、技術的側面においても産業的な側面においても、日本のエレクトロニクスを進展させる大きな力となりうるものと考える。この研究開発を支えていただいた様々な立場の皆様に感謝したい。また、研究の主旨と価値を深く理解し、多くのご指導をいただきました独立行政法人情報通信研究機構の関係各位に衷心より感謝の意を表する。

#### 5 参考資料・参考文献

#### 5-1 研究発表・講演等一覧

研究発表論文 3件

(1) 機関: ISSCC 2005 (IEEE International Solid State Circuit Conference) 発表日: 2005年2月9日 題名: SESSION 27.2 "A 1.2V 3.5mW ΔΣModulator with a Passive Current Summing Network and a Variable Gain Function" Author: T.Nagai, et al. 査読有無:有

- (2)機関:電子情報通信学会 集積回路研究会(ICD)
   発表日:2005年5月26日
   題名:「可変利得および受動素子による位相補償を用いた1.2V電源3.5mW動作
   ΔΣAD変換器」
   Author:長井利明、他
   査読有無:無
- (3) 機関: ISSCC 2006 (IEEE International Solid State Circuit Conference)
  発表日: 2006年2月7日
  題名: SESSION 11.1 "An 18mW 90-to-770MHz Synthesizer with Agile Auto-Tuning for Digital TV Tuners"
  Author: M. Marutani, et al.
  査読有無:有