平成17年度 研究開発成果報告書

情報通信装置の漏洩電磁波盗用防止技術 に関する研究開発

委託先: 日本電気㈱

平成18年4月

情報通信研究機構

平成17年度 研究開発成果報告書

「情報通信装置の漏洩電磁波盗用防止技術に関する研究開発」

目 次

1	研究開発課題の背景	2
2	研究開発の全体計画	
	2-1 研究開発課題の概要	7
	2-2 研究開発目標	7
	2-2-1 最終目標	7
	2-2-2 中間目標	7
	2-3 研究開発の年度別計画	8
3	研究開発体制	9
	3-1 研究開発実施体制	9
4	研究開発実施状況	
4	-1 検証試作と可能性検証	. 10
	4-1-1 装置レベルの評価	. 10
	4-1-2 個別回路の評価	. 20
4	-2 要素技術の開発	. 32
	4-2-1 内蔵 LILC	32
	4-2-2 オンチップ形 LILC	.37
4	-3 まとめ	. 42
4	-4 総括	. 43

5	参考資料·	・参考文献
---	-------	-------

5-1 研究発表・講演等一覧

1 研究開発課題の背景

1-1 情報通信装置からの漏洩電磁波による情報盗用脅威の現状

ネットワーク・サーバやネットワーク端末(パーソナルコンピュータ)などの情報通信 装置は、個人的な情報(プライバシーに関するものなど)や組織情報など重要な情報を扱 う。情報の改竄、破壊、漏洩は、組織あるいは個人にとって、大変危惧すべき問題である。 通信ネットワークにおける安全性確保は、近代通信事業で必要不可欠なテーマであり、我 が国においては、主に暗号化技術を中心に国を挙げて対策のための研究開発が為されてき た。高度化されてきた暗号化技術は、装置間での通信のための信号授受は正常に行われる ことを保証しつつ、通信を傍受する場合には正常な信号授受を行わせない技術である。

「漏洩電磁波盗用」は、装置本体から直接放射する、あるいは、装置に接続されたケー ブルなどを伝って、装置外部へ漏洩した電磁波を受信し、その漏洩電磁波に含まれる情報 を抽出する盗用行為である。「漏洩電磁波盗用」は、暗号化が困難な情報通信装置内部で扱 われる「平文の情報」、あるいは「安易なプロトコルで表現された情報」を対象としている が、軍事関係で注目されてきた以外は、一般での認識度が低く漏洩電磁波盗用防止技術の 開発は大きく立ち後れている。しかし、重要情報がモバイル機器を介して交信され、また 住宅環境で多くの情報通信装置が使用される機会は、ますます増えると考えられており、 情報通信装置からの漏洩電磁波に含まれる情報盗用の危険性は高まりつつある。我が国の 情報化社会発展のためには、モバイル機器に適用可能であって、情報通信装置の今後の小 型高性能化傾向にも貢献できる漏洩電磁波盗用防止技術の研究開発が必要となっている。

「漏洩電磁波盗用」は、「ネットワーク侵入」と同様に、「情報(通信)セキュリティ」 (情報通信装置及び、それらが扱う情報を守ることの意)に対する脅威の一つに分類され る。表 1-1 に、「情報(通信)セキュリティ」に対する想定脅威の分類をまとめた。

想定脅威(事例	利)	対策
漏洩電磁波	情報が重畳した電磁波の	部屋の電磁シールド,
	漏洩	通信線の光ケーブル化,
	(画面,キー入力など)	TEMPEST 対応機器の採用
物理的侵入	部屋への侵入	監視(TV カメラ,振動センサ,赤外線,マイ
	情報機器ごと持ち出し	クロ波,ミリ波,光ケーブル等)
		入退場管理(指紋,網膜,虹彩,RFID,車両)
音声盗聴	肉声盗聴(マイク、レー	防音,雑音放送など建物対策
	ザ光線等)	秘話秘匿装置など、電話設備への対策
	電話盗聴,盗聴器	電波監視による盗聴器の発見
ネットワーク	クラッキング(破壊,改	ファイヤーウォール、VPN,
侵入	竄)	ディジタル署名, 暗号化,
	ウイルス(ワーム)	コンピュータウイルス対策
破壞工作	EMP、電磁エネルギー	機器の保護,強化
	照射(誤動作,破壊)	コンピュータウイルス対策
	ウイルス	

表 1-1 情報(通信) セキュリティに対する脅威の分類

「漏洩電磁波盗用画面再生実験」の一例(画面盗用)を図 1-1 に示す。情報通信装置の 表示画面(図 1-1.a)から放射された漏洩電磁波を離れた場所で受信し、これから抽出し た信号を利用して、画面を再生した(図 1-1.b)。再生は、図 1-2.に示す手順で行った。画 面情報(RGB 信号)が重畳する周波数スペクトルを探し(図 1-2.a)、画面同期信号(図 1-2.b)

を確認、その後、検波後の RGB 信号(図 1-2. c)を表示装置に入力し、適当な水平垂直同 期信号を与えるだけで比較的容易に盗用が可能である。





もとの画面

再生画面





(b) 画面再生の説明 図 1-2.

(c)

1-2 漏洩電磁波に対する「脅威」の受信能力

表示画面のみならず、キー入力やプリンタ出力, FAX 出力も同様に漏洩電磁波盗用が可 能と考えられる。

このように画面やキー入力などの情報が重畳した漏洩電磁波を傍受し、情報(画面や キー入力など)を復元、盗用する人及び機材を「脅威」と、ここでは定義する。「脅威」の 程度は、資料1~3で記述される復元(盗用) 側機材の能力に、技術的な可能性を考慮し、 漏洩電磁波の検出モデル(図1-3)を想定した。

資料 1: 瀬戸 信二「情報処理機器からの電磁波漏洩に対する情報保全対策」, EMC, No. 27, pp. 7-17, 1990. 7. 5

資料 2:瀬戸 信二「TEMPEST 対策について」, EMC, No. 97, pp. 97-114, 1996. 5. 5 資料 3: 岡田 正「読み取られるパソコンの電磁波輻射」, HAM Journal, No. 73, pp. 82-86, 1991



図 1-3 漏洩電波の検出モデル

次に、想定条件と受信可能な電界強度について検討する。 想定条件は以下の通りである。

・解像度XGA(1024×768)程度の表示画面

各色(R,G,B)の帯域幅: 60MHz~70MHz (ドットクロックとしては、180~210MHz 程度)

・脅威の離隔距離:10m(隣室や隣家)

・発生源(情報機器)の放射電磁波: VCCI*許容値レベル

VCCI クラス B の許容値(距離 10m)は、30 d B µ V/m (30~230MHz), 37 dB µ V/m (230MHz) ~1GHz)。受信機 RBW(共振帯域幅):120kHz

*VCCI:情報処理装置等電波障害自主規制協議会(Voluntary Control Council Interference by Information Technology Equipment)

・脅威の受信設備:高度な技術レベル

周囲温度:20℃

ノイズフィギュアNf:0 dB

S / N : 6 dB

特性インピーダンス:50Ω

アンテナ:多エレメント八木宇田アンテナ(指向性 20dB)

アンテナファクタAf: 2 dB

・画面の復元認識に必要な帯域幅:1MHz

上記の想定条件を基に漏洩電磁波に対する「脅威」の受信能力を算出する。

受信機の内部雑音 Pnn が受信能力を決定する要素である。前項条件から、受信機の RBW は、3MHz として、次式(1-1)から内部雑音を算出する。なお、ノイズフィギュア Nf は、最高レベルの増幅器を考え1(=0dB)とする。周囲温度は、27℃。受信機のS/Nは、2 と仮定する。

Pnn=k・T・B・Nf (1-1) ただし、k:ボルツマン定数 1.34×10-23 (T/K)

T:周囲温度 293 (K) {= 273 + 20 (℃)}

B : 帯域幅 1MHz

Nf: ノイズフィギュア 1

式(1-1)に、各値を代入して、計算すると、次式となる。

Pnn= 3.93× 10-15 (W) ······· (1-2) 受信系の特性インピーダンスを50Ωとして、電圧に換算する。

Vnn= 4.43×10-7 (V) = 0.443 (μ V) ······ (1-3) 添付資料 1-3 によれば、画像処理により、ノイズ混じりの画像を整形できるので、S/N (2=6dB)と考える。受信能力Vaは次式となる。

Va = 0.886 (μV) ······ (1-4) デシベルに変換する。

Va = -1.1 (d B μ V)

 $\cdots \cdots \cdots \cdots (1-5)$

100~200MHz 用の多エレメント八木宇田アンテナは、絶対利得(無指向性アンテナに対す る利得)は14dB(電圧で4倍)程度ある。さらに、その多エレメント八木宇田アンテナを 複数個スタックすることで、およそ20dB(電圧で10倍)程度となる。

資料 4「アンテナ・電波伝搬」(虫明 康人, コロナ社, p. 33, 1961)の式(3・41)を引用 すれば、受信可能電界強度 Ea は次式で表される。

$$|E_a| \approx \frac{|V_a|}{2.90 \times 10^{-2} \lambda \sqrt{RG_a}} \tag{1-6}$$

G_a: アンテナの絶対利得 R:アンテナの入力インピーダンス V_a: 受信能力 λ:波長

式(1-6)に、Vaに0.886 µV (式(1-4)より)、Rに50Ω、Gaに10倍、λに3m (@100MHz) を代入する。

$$|E_a| \approx \frac{0.886}{2.90 \times 10^{-2} \times 3 \times \sqrt{50 \times 10}} = 0.445 \ (\mu \text{ V/m}) = -7.0 (\text{dB} \ \mu \text{ V/m})$$
(1-7)

以上から、脅威の受信能力は、電界強度で <u>- 7.0 dB µ V/m</u>である。

「漏洩電磁波盗用」の「脅威」に対する対策は、情報通信装置単体からの漏洩電磁波強度 を抑制するしかない。したがって、図 1-3 の電波漏洩源の放射電界強度 E を、検出不可能 な程度(受信能力 E a 以下)としなければならない。すなわち、電波漏洩源(情報通信装 置)の放射電界強度を許容値(クラス B)より、約40dB下げる必要がある。

1-3 情報通信装置からの電磁波漏洩の現状

. . . .

情報通信装置からの漏洩電磁波を、電波暗室(図 1-4)で測定した。対象である情報通 信装置、この場合ネットワーク端末としてノートパソコン、を木製テーブルに置き、3m 離隔したアンテナで受信する電界強度値で評価する。結果を図 1-5 に示す。なお、本測定 の目的は、現状のノート PC の実力を把握するものであり、EMI(放射妨害波: Electro-Magnetic Interference)規格確認のための測定でないので、測定は当社中央研究 所にある6面電波暗室で3m法にて測定した。

測定結果から、現状のノートパソコンからは VCCI のクラス B 規制値レベルに近い値のス ペクトラムもみられる。どのスペクトラムに情報が含まれるか不確なため、全てのスペク トラムに情報が重畳するものと考え、現状のノートパソコンは VCCI のクラス B 規制値(47dB μ V/m, @3m) 程度で情報を放射していると見なす。また、一般の情報通信装置は、VCCI 規制値を満たす程度の漏洩電磁波防止対策が為されるが、それ以上の対策は通常行わない。 したがって、重要な情報を「漏洩電磁波盗用」の「脅威」から防護するためには、更な

る「漏洩電磁波盗用防止技術」による対策が不可欠である。



図 1-4 測定風景 (電波暗室)





図 1-5 ノートパソコンの漏洩電磁波測定結果

2 研究開発の全体計画

2-1 研究開発課題の概要

情報通信装置本体からの直接放射、あるいは接続されたケーブルなどを伝わって外部へ 漏洩した電磁波を受信し、その漏洩電磁波に含まれる情報を抽出する「漏洩電磁波盗用」 は危惧すべき問題である。重要情報がモバイル機器を介して交信され、また住宅環境で多 くの情報通信装置が使用される機会は増加の傾向にあり、モバイル機器に適用可能な漏洩 電磁波盗用防止技術の研究開発が必要となっている。

上記課題解決に関し、回路技術の観点から以下の斬新な電源分配回路技術を用いた情報 処理装置を試作し、装置本体からの電磁放射を顕著に抑制することを目標とする(電磁放 射電界強度規格値に対し、中間目標 20dB 抑制、最終目標 40dB 抑制)。

【新たな電源分配回路技術】

従来のデカップリングコンデンサに置き代わる高性能の低インピーダンス線路素子 (LILC: Low Impedance Line structure Component)技術を用いて、回路設計基準を構築し、 実機での試作評価を行う。LILCの効果として、電源分配回路への電磁波漏洩を阻止が可能 で、装置からの情報盗用が防止される。既開発済みのボード搭載形LILCに加え、①内蔵形、 ②オンチップ形を開発検討する。

2-2 研究開発目標

2-2-1 最終目標(平成19年3月末)

最終目標として、内蔵形(ボードまたはパッケージ)LILC 及び(半導体)オンチップ形 LILC TEG の試作評価を行い、これらの試作過程で得られる各種パラメータを抽出する。以 上のパラメータを用いて、情報通信機器(サーバ及びノート PC)に適用した場合を想定し た放射電磁界解析を実施し、これらの想定情報通信装置からの放射電界強度が、VCCI のク ラスB規制値レベルに対して 40dB 以下であることをシミュレーションによって確認する。

2-2-2 中間目標(平成17年1月末)

中期目標として、TEG 試作によって得られるパラメータを使用して新しい電源分配回路 技術を適用した場合を想定した情報通信機器(サーバ及びノートPC)についてシミュレー ションして VCCI クラス B に対して 20dB 以下になることを確認するとともに、これらの装 置を試作して、試作装置からの放射電界強度が、VCCI のクラス B に対して概ね 20dB 以下 であることを検証する。

2-3 研究開発の年度別計画

(金額は非公表)

研究開発項目	15年度	16年度	17年度	18年度	計	備考
情報通信装置の漏洩電磁波盗用 防止技術に関する研究開発						
 検証試作と可能性検証 (情報通信機器試作評価または TEG の試作評価及び放射電磁界 解析による検証) 	装置一次試作	装置二次試作 (20dB 抑制検証)	TEG 試作評価	可能性検証 (40dB 抑制)		
2) 要素技術の研究開発 (新しい電源分配回路技術に関 する研究開発) ア.内蔵形 LILC 研究開発	TEC ∋∿∋⊥	TEG 試作	TEC 計作			
イ. オンチップ型 LILC 研究開 発		TEG 設計検討	TEG 試作	T <u>EG</u> 改良		
間接経費						
合 計						

注) 1 経費は研究開発項目毎に消費税を含めた額で計上。また、間接経費は直接経費の30%を上限として計上(消費税を含む。)。

2 備考欄に再委託先機関名を記載

3 年度の欄は研究開発期間の当初年度から記載。

3 研究開発体制

3-1 研究開発実施体制

研究代表者 (栗山 敏秀)	主任研究員 (星野 茂樹)	分担:(1)漏洩電磁波盗用防止技術適用 情報通信装置,ボード関連技術の研究
-	主任研究員 (阿部 博史)	分担:(1)機器漏洩抑制効果検証の統括。 及び(2.ア)内蔵形 LILC のシミュレーショ ンによる研究
	主任研究員 (中野 隆)	分担 : (2.イ)オンチップ形 LILC の設計、 試作
	主任研究員 (増田 幸一郎)	分担:(1)情報通信機器試作評価に関して 漏洩電磁波盗用防止技術適用情報通信装 置の研究開発 (2.ア)内蔵形 LILC 及び(2.イ)オンチップ 形 LILC の研究
F	主任研究員 (タラス クシュタ)	分担:(1.イ) 情報通信機器試作評価に関し て個別回路技術の解析
F	主任 (若林 良昌)	分担:(1.イ) 情報通信機器試作評価に関し て個別回路技術の研究
-	主任 (安道 徳昭)	分担: (1.イ)情報通信機器試作評価に関し て個別回路の評価
	研究員 (森下 健)	分担:(1.イ)個別回路技術および(2.ア)内蔵 形 LILC に関し、シミュレーションによる解析 及び TEG の試作, 評価
	研究員 (楠本 学)	分担:(1.イ)個別回路技術および(2.ア)内蔵 形 LILC に関し、シミュレーションによる解析 及び TEG の試作, 評価
F	主任研究員 (吉田 史郎)	分担:(1)漏洩電磁波盗用防止技術適用情 報通信装置,ボード関連技術の研究
L	主任 (飯森 清一)	分担 : (2. イ)オンチップ形デカップリング素 子並びに TEG の試作及び評価

4 研究開発実施状況

「情報通信装置の漏洩電磁波盗用防止技術に関する研究開発」

4-1 検証試作と可能性検証

情報通信機器試作評価または TEG の試作評価及び放射電磁界解析による検証

4-1-1 装置レベルの評価

4-1-1-1 発生源特定

最終目標を達成するために、528MHz、200MHz付近や測定系の計測器ノイズに埋もれている 700MHz以上でのスペクトラムを観測し、その発生源(回路)を特定し、回路における施策を検討する必要がある。そこで標準筐体にて漏洩電磁波スペクトラムを観測し、どの回路に起因するスペクトラムかを調査した。

六面電波暗室での測定状態を図 A1、測定結果を図 A2 に示す。特に大きなスペクトラム に着目し、近傍の磁界を観測(図 A3)した。装置動作状況から HDD 信号線近くで強く観測さ れる間欠性の 654MHz は HDD 起因のスペクトラムと断定できた。799.3MHz は 133.3MHz クロ ックの第6高調波、930.5MHz は同第7高調波と推察されるが 33.3MHz クロックに由来する 可能性もある。899.3MHz は 33.3MHz クロックの第 27 高調波と推察され PCI 起因と想像さ れる。200MHz は 33.3MHz の第6高調波であることからもマザーボードに使用されるクロッ ク(同期信号)が大きなスペクトラムの主因と判断される。

近傍磁界を探査したところ、電源デカップリング技術を適用した CPU 周辺では強いスペクトラムは観測されなかった。これらスペクトラムは周辺機器や回路に起因すると思われる。



図A1 電波暗室内測定



図 A3 磁界プローブによる探査



図 A2 スペクトラム測定結果

4-1-1-2 筐体の遮蔽性能

ディスクトップコンピュータに対して、遮蔽効果を強化した筐体を用いることによって、 中間評価における目標である VCCI クラス B 基準値レベルに対して 20dB 以下にすることが できたことを報告した。筐体の遮蔽効果を強化する手法は最後の手段として考える必要が あるという意見もあり、通常使用されているディスクトップコンピュータ用の筐体の遮蔽 効果を評価することが重要である。今年度はディスクトップコンピュータにおける市販の 筐体による電磁波の遮蔽効果に関する評価検討を行ない、最終目標に向けた放射電磁波の 抑制性能の見積り値を確定することを検討した。

(1) 筐体の遮蔽性能に関する電磁界解析

ディスクトップコンピュータを想定し、それらに通常使用されている構造からなる筐体の遮蔽効果を電磁界シミュレータで計算するため、図 B1 に示した簡易筐体モデルを作成した。三次元電磁界シミュレータ(FDTD 法)を用いて筐体の側面(最大面)や正面に開口部を設けた場合を主に、開口部のサイズの効果、開口部の数、基板と筐体とのピン接続効果等についての計算を行なった。解析結果の一例を図 B2 に示す。

以上の解析結果をまとめると、今回解析として用いたモデルのような単純な系において は、筐体の遮蔽効果は開口部面積や開口部形状に影響される。特定の周波数(空洞共振周 波数)について種々の対策[B1][B2]でその影響を除くと遮蔽性能は数十 dB 程度はあるもの と考えられる。しかし、実際の装置では形状やノイズ源が複数存在することなど複雑な影 響が出ることが予想されるので、遮蔽効果は計算結果より低下して 10~20dB 程度になる可 能性があるものと推察している。



サイズ:500mm×350mm×200mm 筐体材料:1mm厚アルミニウム



W:開口部の一辺の長さ 筐体サイズに起因する共振有り

図 B1 筐体の遮蔽効果の解析用モデル

図 B2 解析結果の一例

(2) 筐体の遮蔽性能に関する測定評価

最終目標における各低減要素技術の効果を見積もる際に、筐体による放射抑制効果の定 量値を計測することは重要と考える。そのために、市販のミドルタワー型コンピュータ(デ ィスクトップ型)に使用される筐体に、今年度試作した TEG を実装し筐体における遮蔽効 果についての評価測定を行なった。

筐体に TEG を実装した状態を図 B3 に示す。EMI の発生源特定と低減に関する要素技術に 関する評価に用いるために試作された TEG は FPGA が実装され、シングルエンド配線用 I/O と LVDS の I/O 配線と外部信号出力コネクタが実装された 4 層のプリント基板である。



図 B3 筐体に TEG を実装した状態

測定時の TEG 基板の動作条件としては、LVDS や I/O 出力でケーブルにつながっている配線には信号を流していない。FPGA 付近で終端された短い I/O 配線(V-G 層をまたいでいる)だけに信号を流す状態であった。したがって、この条件では、ほとんど電源-グラウンド層間に発生したノイズが主たる発生要因と考えられる。

結果の一例を図 B4 に示す。TEG 基板のみ(筐体の内部に入れない場合)と筐体内部に TEG 基板を装着して脱着可能なパネルをすべて装着した状態(パネルで覆われた通常の使用状態)での放射強度の差分である。



図 B4 基板のみの場合と筐体内部配置の場合の放射の差分

今回用いた市販の筐体においては、空洞共振と推定される周波数以外の周波数において は、おおむね 15dB 以上最大 25dB の遮蔽効果があるといえる。さらに、測定におけるノイ ズレベルを考慮すると 15~20dB の遮蔽効果はあるものと思われる。

参考文献

B1:古森、小田、神田;特許出願公開番号 特開平 11-177273
 「電子機器筐体及び不要輻射低減方法」
 B2:長岩、沼山、岩間、守;「筐体の EMC 対策技術」
 宮城県産業技術センター H14 年度研究報告(その14)
 またはミヤギ産業技術情報 Jan. 2004 No.16(発行:ITIM)

4-1-1-3 ケーブルの影響

(1)TEG 基板の測定

プリント基板から放射される EMI の主要な原因として、電源-グランド層からの放射が 挙げられる。これは、LSI の電源電流や、電源-グランド層をまたいで配線された信号線 によって両プレーン間に電圧が誘起され、その共振周波数において高レベルの EMI を発生 するものである。この電源-グランド層間の電圧変動は、プリント基板に接続されたケー ブルと結合し、ケーブルをアンテナとして高レベルの EMI を発生する。本節ではこの電圧 変動に起因するケーブルからの EMI を TEG 基板の測定により評価した。

EMI 測定状態を図 C1 に示す。TEG 基板は大きさ 145mm×205mm、層構成は 4 層(SGVS)、 および 5 層(SGVGS)の2種類である。5 層基板では、電源-グランド層からの放射を抑制 した基板において、ケーブルからの EMI を評価することを目的とした。このため、電源層 の上下にグランド層を設け、グランド層同士をビアで狭ピッチに接続するシールド構造と した。このビアは LSI 等の部品や信号配線の近辺を除き、基板上に 5mm 間隔で配置した。



図 C1 EMI 測定状態

測定結果の一例を図 C2 に示す。LVDS ケーブル接続前後での EMI 増加分である。(a)は4 層基板、(b)は5 層基板である。



図 C2 LVDS ケーブル接続前後での EMI 増加分

ー連の結果から、接続されたケーブルに直接信号を出力しなくても、電源-グランド層 間の電圧変動がケーブルと結合することにより、EMIを大きく増加させることを確認した。 また、電源層をグランド層でシールドした構造が EMI 抑制に有効であることを確認した。 今後、電源-グランド系の電圧変動をケーブルと結合させないためのプリント基板やコ ネクタの構造、さらにプリント基板と筐体との接続方法を検討する必要がある。 (2) ケーブルを接続した TEG 基板に関する近傍磁界解析

前項の結果を受け、基板に接続されたケーブルの近傍磁界を解析した。TEG 基板近傍の 磁界分布測定結果(324MHz)を図 C3 に示す。ケーブル接続点に強い磁界が観測された。



電磁界解析した結果を図 C4, 図 C5 に示す。ケーブル長さで決まる共振で強くなることが判った。







4-1-1-4 グランディング

プリント基板と筐体との接続(グランディング)による EMI への影響を検討した。ここでは、電源-グランド層からの放射とグランディングの関係を調査するため、試作した 4 層 TEG 基板(SGVS)と筐体(FG)との接続方向(SGVS-FG、SVGS-FG)に対する EMI を評価 した。試作した TEG 基板(サイズ 145×210mm)を図 D1 に示す。20MHz の水晶発信器とドライ バが搭載され、出力信号線が電源-グランド層をまたいで配線されるため、両プレーン間 に EMI の発生源となる電圧が誘起される。この信号線の特性インピーダンスおよび終端抵 抗は 50Ωとした。グランディングポストは基板外周に 20 箇所設けた。この TEG 基板を接 続する筐体は 400×500mm の金属板とした。なお、EMI は 3m 法の 6 面電波暗室で測定した。



表面



裏面

測定風景を図 D2 に、測定結果の一例を図 D3 に示す。ボード単体、4 点接地のグラウンドポスト高さ 10mm と 30mm の EMI 測定結果である。この他、種々の条件で評価を実施した。

図 D1 TEG 基板



図 D2 EMI 測定風景



図D3 EMI 測定結果の一例

次に電磁界シミュレーションによりグランディングの影響を解析した。TEG 基板の解析 モデルを図 D4 に示す。金属板を含めた解析モデルを図 D5 に示す。



図 D5 金属板を含めた解析モデル

解析結果の一例を図 D6 に示す。グランディング数の差により EMI 特性に数 dB 程度の差が生じることがわかった。



図 D6 解析結果の一例 グランディング数による差

4-1-1-5 大規模 TEG

種々の要素技術を盛り込んだ漏洩電磁波抑制効果の検証するためマザーボード相当の規 模の回路を模擬したボード(以下、大規模 TEG)を試作した。個々の要素技術の有効性を切 り分けて定量評価するためLSIの動作を自由に変更できる FPGA(Field Programmable Gate Array)で CPU, チップセット(North Bridge, South Bridge)を模擬した。下記の対策を盛 り込んだ対策ボード(以下、ボードB)と、リファレンスとしての対策無しボード(以下、ボ ードA)の2種類を作成した。大規模 TEG のブロック図(ボードA、B 共通)を図 E1 に、基 本仕様を図 E2 に、外観写真を図 E3 に示す。機能ブロックによる効果の検証を進める。

- ・ プリント基板層構成最適化
- ・ シールドビア
- ・ LSI ピンアサイン最適化
- ・ デカップリングコンデンサ配置最適化
- ・ ケーブルの影響最小化
- ・ ヒートシンクの接地強化



図 E1 大規模 TEG のブロック図

項目		備考	
	標準仕様	対策仕様	
基板サイズ(FPGA搭載部)	ATX(12"(304.8mm)	× 9.6"(243.84mm))	
基板サイズ(クーポン部)	304.8mm × 226mm		
層数	6層	8層	
FPGA	Altera社製 EP2S60F	672C3N	CPU,NB,SB用に3個使用
CPU Bus	HSTL 1.5V : Data 32	bit 🖊 Address 16bit	
DDRメモリ I/F	SSTL2 (2.5V) Data 3	2bit 🖊 DDR Slot × 1	
Local Bus	LVTTL 3.3V : Data 1	6bit 🖊 Address 16bit	
USB	LVDS 2CH		
DVI	LVDS		
PCI	PCI 3.3V 🗡 32bit 🗡	33MHz	
基板外周部シールドビア	無し 2mm間隔でφ0.3mmのシールド ビア		
FPGAシールドビア	無し	未使用ピンをGNDに接続	
キャパシタ追加	無し 20mmメッシュで、キャパシタを配 置できる箇所にパッドを設ける		
外部コネクタシールド	チップインダクタでGND接続		
接地ヒートシンク	FPGA等を覆うためのカバーをGND接続するための パッドを準備		
FPGA動作設定スイッチ	FPGA毎にCOREとI/F		

図 E2 大規模 TEG の仕様



(b)ボードB(対策ボード)



(a) ボードA (標準設計ボード)

図 E3 大規模 TEG 外観写真

4-1-1-6 筐体シールド劣化の原因

携帯型情報通信装置は可搬性があるためインターネットとの接続に無線 LAN が利用され ることが想定される。無線 LAN を簡便に実現する方法として、PC カード型や USB 型の無線 LAN 子局が使用される可能性がある。更に、データの受け渡しに便利な USB メモリが不用 意に利用される懸念もある。これらのデバイスが使用されると筐体シールドに貫通孔を開 けることになり、筐体シールド性能が劣化してしまう。筐体からの突出量が大きい USB 型 無線 LAN 子局と、PC カード型子局を実装し筐体シールド性能の劣化度合いを評価した。

USB 型子局実装状態を図 F1 に示す。PCMCIA 型子局実装状態を図 F2 に示す。子局未実装 と実装状態を比較した結果(差分)を図 F3, F4 に示す。USB 型は筐体遮蔽性能を 10dB 以上 劣化させることが判った。これに対し、PCMCIA 型では遮蔽性能劣化は見られなかった。



図 F1 USB 型子局実装状態



No01-No00 Horizontal LVV/m)] No06-No00 Horizontal LVV/IL[dB(µV/m)] 20 20 15 15 10 10 E-Field(dBuV/m) 너 너 0 도 전 E-Field(dBuV/m) 5 0 -5 -10 -15 -15 -20 -20 1000 10 100 10 Frequency(MHz)

図F3 USB型子局実装/未実装の差分

図 F2 PCMCIA 型子局実装状態



図F4 PCMCIA型子局実装/未実装の差分

4-1-2 個別回路の評価

4-1-2-1 EMI 評価 TEG

プリント配線板の電源分配回路(配線,ベタ層)から放射する電磁波をシミュレーション するツールの有効性を確認した。今後の EMI 対策の効果検証に役立てていく。

シミュレーションと実測値を比較するため TEG を試作した。使用した LSI リストを表 G1 に示す。LSI は FPGA(Field Programmable Gate Array)を使用し、内部のフリップ フロップ(以下FF)の動作率,同期クロックを数水準変えて評価した。TEG,プログラム の詳細は FPGA_Item1_設計仕様書(DS133-M5010)、FPGA_Item2_設計仕様書 (DS133-M5011)、FPGA_Item3_設計仕様書(DS133-M5012)、FPGA_Item4_設計仕様書 (DS133-M5013)を参照のこと。

表 G1 使用したLSIリスト

	L S I 名	Core 電圧	パッケージ	クロック(MHz)	最大FF数
Item1	XC3S400-4PQ208C	1.2V	208PinQFP	30 or 120MHz	6144 個
Item2	XC2V1000-4BG575C	1.5V	575PinBGA	30 or 120MHz	8192 個
Item3	XCV400-4HQ240I	2.5V	240PinQFP	12 or 24MHz	6144 個
Item4	XCV400-4BG560C	2.5V	560PinBGA	12 or 24MHz	8192 個

なお、シミュレーションツールには弊社開発の EMI 推定ツール PLCalc と、(株) アプ ライド・シミュレーション・テクノロジ製の APSIM RADIA とを使用した。

4-1-2-1-1 LSI モデル作成

プリント基板から放射する EMI を定量的にシミュレーションするには、LSI の電源を含めたモデルが必要である。LSI モデルは LSI の設計情報から作成できる[G1][G2]。

PLCalc を用いて作成した LSI 電源等価回路モデルを図 G1 に示す。トランジスタ部モデル、チップ内の配線モデル、パッケージの配線モデルで構成される。

詳細な設計情報が得られない LSI は電源電流スペクトラムから LSI モデルを確定する。 LSI 電源モデル評価 TEG を試作し FPGA の電源電流スペクトラムを測定した。想定した電源 電流から LSI モデルをフィッティングした。LSI モデルから計算した電源電流スペクトラ ムと実測値の一例を図 G2 に示す。よく一致しており LSI モデルの精度が高いことが確認で きた。



図 G1 LSI 電源等価回路モデル



図 G2 電源電流スペクトラム (sim.:シミュレーション値, meas.: 実測) Item3 12MHz、FF6144 個動作

4-1-2-1-2 EMI シミュレーション手法

PLCalc, APSIM RADIAの計算手法を説明する。

4-1-2-1-2-1 EMI 推定ツール PLCalc

解析の手順を示したチャートを図 G3 に示す。各情報から PEEC 法により電流スペクト ラム,伝搬インピーダンスを求め、遠方電界(EMI)を計算する。



図 G3 解析手順チャート

図 G4 PLCalc の遠方電界の計算イメージ

伝搬インピーダンス Ztr を式 G1 に示す。 V_{node} はノード間電圧、 I_{LSI} は電源電流である。 遠方電界 E を式 G2 に示す。ここで、電圧変動を v_i 、とし、各定数は図 G4 に示される。

$$Z_{tr} = \frac{V_{node}}{I_{LSI}} \qquad (G1) \qquad \mathbf{E} \approx \frac{jk_0}{4\pi} \sum \frac{e^{-jk_0r}}{r} av_i (\hat{\mathbf{e}}_r \times \mathbf{e}_z \times \mathbf{n}) \qquad (G2)$$

4-1-2-1-2-2 APSIM RADIA

APSIM RADIA は回路パターンをメッシュ分割した伝送線路モデルで表現し SPICE モデル で解析して電流を計算する[G3]。計算の説明図を図 G5 に示す。





Electromagnetic Model (Antenna Model)





図 G5 A P S I M R A D I A での遠方電界の計算 (APSIM 社 Web サイト[G3]より)

PLCalc はパターンエッジでの電圧変動、APSIM RADIA はパターン電流から遠方電界 を計算する点が異なる。 4-1-2-1-3 EMI 測定

250mm×190mmの4層基板にLSIを1個実装した EMI 評価 TEG を試作し、EMI を 実測した。試作した TEG の種類を表 G2 に示す。

表 G2 EMI 評価 TEG の仕様対応表(〇印を試作)

	Item 1 XC3S400-4PQ208C (QFP 208) V-Core : 1.2V	Item 2 XC2V1000-4BG575 C (BGA 575) V-core:1.5V	Item 3 XCV400-4HQ240I (QFP 240) V-Core : 2.5V	Item 4 XCV400-4BG560C (BGA 560) V-Core : 2.5V
基板中央実装		\bigcirc		
基板端部実装	\bigcirc	\bigcirc	\bigcirc	0
デカップリング 基板中央実装		0		
デカップリング 基板端部実装		0		0

測定風景を図 G6 に示す。ボードとアンテナの位置関係説明図を図 G7 に示す。六面電波 暗室、アンテナ離隔距離 3m、基板-アンテナの高低差 0.6m の条件で測定した。本測定は 床面反射がない直接波を受信する。



図 G6 測定風景



図 G7 ボード、アンテナの位置関係説明図

4-1-2-1-4 EMI シミュレーション結果

TEG(Item3 基板端部実装)について PLCalc, APSIM RADIA で解析した。メッシュ サイズは 5mm とした。実測値とシミュレーション値を図 G8 に示す。400MHz 以上の周 波数帯域を補正した結果を図 G9 に示す。400MHz 以上での誤差要因は今後検討するが対 策効果を比較する上では問題ないと考える。



参考文献

[G1]小川、和深、遠矢、"LSIのEMIシミュレーション用電源モデルの検討、" 信学技報EMCJ 99-103、1999年12月

[G2]小川、和深、遠矢、"LSI電源モデルを用いた解析方法の検討、" 信学技報EMCJ2000-57、2000年9月

[G3] <u>http://www.apsimtech.com/products/Radia.htm</u> 参照日時:2006 年 3 月 20 日

4-1-2-2 電源層構成

プリント基板の電源層の上下にグランド層を設け、グランド層同士をビアで狭ピッチに 接続したシールド構造とすることにより、電源-グランド系からの EMI を抑制する。層構 成が異なる TEG 基板を試作し EMI 測定と電磁界シミュレーションによってシールド構造に 因る EMI 抑制効果を検討した。

TEG は 4-1-1-3 で使用した基板と同様である。搭載する FPGA のパッケージ, 層数が異なる数種類の TEG を試作した。TEG の外観を図 H1 に示す。基板の層構成を図 H2 に示す。



図 H1 TEG 外観 (QFP パッケージ)





QFPパッケージ4層、5層基板のEMI測定評価結果を図H3に示す。5基板EMI測 定値から4層基板測定値を引いたEMI差分値である。ΔEは4層基板測定値に対する増分 を意味しており、マイナスはEMI抑制効果を表している。



次に、このシールド構造によるEMI抑制効果を、電磁界シミュレーションにより検証 した。解析には3次元の電磁界シミュレータであるCST社のMW-Studio5.1を使用した。解 析モデルを図H4に示す。電源-グランドプレーンの間隔はTEG基板と同じであり、基板サ イズも同程度とした。基板の比誘電率はFR-4を想定して4.3とした。電源-グランドプレ ーンをまたいで配線された信号線が両プレーン間に電圧変動を励起させる。なお、信号線 の特性インピーダンスおよび終端抵抗、信号源の内部抵抗は50Ωとした。5層基板-1は基 板外周のみに5mm間隔でビアを配置する。5層基板-2は基板外周に5mm間隔および基板内 部にも20mm間隔で配置する。信号源電力1Wに対する、基板から3m離れた点での放射電界 強度の最大値を計算した。



図H4 解析モデル

放射電界の解析結果、および5層基板としたときの4層基板に対する EMI 差分を図 H5 に 示す。4層基板では電源-グランド層の共振により高レベルの EMI が放射される。一方、5 層基板では、基板の共振による EMI の増加は観測されない。

これらの結果は図H3に示した測定結果と同様の傾向を示すことが確認できる。



図H5 解析結果

次に6層基板のEMI測定結果を図H6に示す。6層基板は1,6層にグランド層を設け、電源層だけでなく信号層もシールドした構造である。このため5層基板よりも高いEMI抑制

効果を期待できるが、逆に EMI が増加する結果となった。

原因を調査するため、基板近傍の磁界計測を行った。測定結果を図H7に示す。測定には 直径10mmのループプローブを用いた。基板から高さ20mmの磁界分布を観測した。測定周 波数は6層基板において放射が最大となる384MHzとした。6層基板では基板全面に磁界が 分布している。このことから、6層基板ではグランド層の隙間から電流が漏れ出し、基板 全面に分布することで、グランド層がアンテナとなりEMIが増大すると考えられる。構造 を詳細に検討する。5層基板では2,4層のグランド層は全面ベタグランドであるため、電 源ーグランド系からの放射に対して高いシールド効果が得られる。一方、6層基板の1,6 層のグランド層はLSI等の部品実装パッドや、一部に電源パターンを設けなければならず グラウンド層に隙間が生じる。この隙間から基板内部の高周波電力が漏出しEMI増加した ものと推察される。



図 H6 4 層基板と 6 層基板の EMI 差分値(測定値)

本節では、プリント基板の電源層を上下のグランド層でシールドした構造による、EMI 抑制効果を検討した。この結果、シールド構造とすることにより、EMI が最大 20dB 以上抑 制されることを、TEG 基板の測定と電磁界シミュレーションにより確認した。また、表層 にグランド層を設けた構造では、部品配置等のためにグランド層に隙間が生じ、かえって EMI が増加する場合もあることがわかった。



図H7 6層基板の磁界測定結果

4-1-2-3 電源層交差配線 TEG

本項では電源層を交差する配線が漏洩電磁波(EMI)を増大させる事象を確認し、電源デカ ップリング効果に与える影響を検討した。ここでは、面状の電源層とグラウンド層を断面 上下にビアを介して通された信号配線を電源層交差配線と定義した。LSI で発生する高周 波電力は、電源デカップリングにより分離された LSI 側に閉じこめられ、周辺回路への拡 散が抑制される。この分離された LSI 側電源部分に電源層交差配線が存在すると、この信 号配線に高周波電力が励起され、この電源層交差配線を介して高周波電力が伝搬し EMI を 増大させる原因となる。

この事象を確認するため電源層交差配線 TEG を試作した。概要を図 J1 に示す。図 J1a は 電源層交差配線の天井図、図 J1b は層構成を示す断面図である。LSI の近傍に配線(L2) を設け、ビア(図 J1a 中の丸印)を介して配線(L1)に接続する。配線の電気長を調整でき るようにパッド(コイル用)を設けた。層構成は信号層(S1~S4)と電源層(V),グラウ ンド層(G)の6層とした。LSIと電源構成を組み合わせ8種類試作した。

配線(L1)に配線(L2)を接続しない場合を基準に、配線(L1)を接続した場合と比較した。 図 J2 に結果の一例を示す。これは FPGA 貫通ビア(TV)通常電源での評価である。当部所 有の6面電波暗室(3m法)で EMI を測定した。TEG を水平に置き、パッド(コイル用)に長 さ50cmのリード線を巻いたコイルを実装した。Delta(H)は水平偏波、Delta(V)は垂直偏波 の基準値との差分である。特徴的な 700MHz から 1GHz を拡大し示す。水平偏波で EMI が約 5dB 増大していることが確認できた。



4 - 1 - 2 - 4 シールドビア TEG

電源デカップリング素子でLSI 側電源を分離し、かつシールドビアを適用すれば良好な 電源デカップリングが実現できる。しかしながら、LSI 側(高周波電力の発生源側)に別 の電源系が存在する場合、シールドビアの影響で高周波電力の伝搬経路が変わり別の電源 系を経由して漏洩することが懸念される。そこでシールドビアの影響を評価する TEG を試 作した。TEG(4層基板)の概要を図K1,図K2に示す。図K1はTEGの内層の構成を示す 天井図である。110mm角のベタ層を間隔S(=5mm)で水平に配置し間隔の中心にシールドビア を設けた。記号 SMT は表面実装型同軸コネクタで印加信号,信号観測に用いる。図K2は 断面図で第1層、第4層はグラウンド(G1,G2)、第2層は電源層(V1,V3)、第 3層は電源層(V2,V4)とする。SMT は4個(Port1~4)設け、それぞれの内導体がV1 ~4に接続される。シールドビアは基板中央部で表層のグラウンド(G1,G2)を接続する。



図 K1 TEG 概要図 (天井図)

評価結果の一例を図 K3, 図 K4 に示す。S21, S31 は S パラメータである。S21 は Port1 から Port2 へ透過する透過量である。LSI 側で別の電源系へ伝搬する度合いを表す。S31 は Port1 から Port3 へ透過する透過量であり、LSI 側から電源側、すなわち同層水平方向へ伝搬する度合いを表す。例えば、800MHz において S31 はシールドビア本数が増すと透過量が -70dB まで低減するのに対し S21 は-35dB を示す。これはシールドビアにより別の電源系との結合が強まってしまった一例である。



図 K3 LSI 側から別の電源系への透過量 S21

図 K4 LSI 側から電源側への透過量 S31

図K2 TEG 概要図(断面図)

4-1-2-5 差動信号線配線による電源層励振に対する一考察

信号配線が電源グランド層間を貫通することで電源分配配線に高周波電力を励起する 現象は既に触れた。本節では電源グランド層を励振しにくいと考えられる差動信号配線に ついて考察する。解析モデルを図L1に示す。



本解析では信号スキュー(信号の到達時間差) $\Delta t \epsilon$ パラメータにビア透過信号の入射電力 から(反射電力と透過電力の和)を差し引き漏洩電力と定義した。漏洩電力は信号配線か ら電源分配配線や空間へ伝搬したエネルギーと考える。ここで、 $d_r = 0.25mm$, $d_{pad} = 0.5mm$, $d_{cle} = 0.7mm$, L = 1.0mm。 1 4 層の PCB で誘電率 4.2、誘電損失 $\delta = 0.0023$ の FR-4 材料 からなる。導電層の間隔 $H_1 = 0.2mm$, $H_2 = 0.385mm$, $H_3 = 0.52mm$ で、中間の導電層の厚 さは 0.035mm、上下の導電層の厚さは 0.055mm である。電磁界シミュレータは CST 社 Microwave Studio を使用した。図 L2 に結果の一例を示す。数 GHz まではスキューに因る差 は顕著でないが 5GHz を超える差が明確になる。



図L2 14 導電層を持つPCBの差動ヴィアにおける漏洩電力

漏洩電力は差動信号がコモンモードに変換されるからである。コモンモードへ変換される度合いをコモンモード反射電力 S_{11} ^{CD}、コモンモード透過電力 S_{21} ^{CD}を図 L3 に示す。



次に実験的に確認を行った。TEGの概要を図L4に示す。TEG右下部にSMAコネクタ(Port4) を設け、差動信号入力(Port1)に入射させた差動信号から電源グラウンド層間に伝搬する漏 洩電力を観測した。漏洩電力はS41で評価する。TEGはビア部の構造が異なる3種類を試 作した。



4ポートネットワークアナライザを用いて結合量を評価した。4ポートネットワークアナ ライザとは出力ポートと入力ポート間の信号伝送量を評価する測定装置である。今回は出 カポートとして Port1, Port2 を差動信号入力端子に接続し、入力ポートとして Port4 を電 源層に繋がる SMA コネクタに接続し、Port1 から Port4 への信号伝送量を観測した。観測 結果の一例を図 L5 に示す。信号配線の構造により差異はあるが、概ね-50dB の結合度で伝 搬することが判った。これは図 L3 の解析結果とも概略一致する値である。



図 L5 S41 観測結果の一例

4-2 要素技術の開発

内蔵型デカップリング素子、オンチップ型デカップリング素子 LILC について検討した。 4-2-1 内蔵形LILC

漏洩電磁波(EMI)の抑制効果 は電源デカップリング素子の性 能に依存する。プリント基板に 部品型デカップリング素子を実 装する場合、必ずリード端子の インピーダンスが特性に悪影響 を与える。LILC のプリント基板 への内蔵はリード端子による性 能低下を避ける方法である。そ の概略構造図を図 M1に示す。 LILC の正極電極を電源層に、負 極電極をグラウンド層(GND)に 接続する。これにより、リード 端子影響を除外できる。その特 性を図M2に示す。部品型LILC としてミニバス形LILC 16mm を、 内蔵 LILC の 16mmLILC ベアチッ プの特性である。

LILCは2つの工程「誘電体被 膜の形成」と「表面積の拡大(拡 面処理)」が重要なポイントとな る。部品型LILCは固体アルミ電 解素子と類似の材料を使用する。 この場合既に拡面処理された電 極金属を入手でき、誘電体形成 も容ら形成する必要がある。電 極から形成する必要がある。電 かが鍵となる。先ず、実験段階 ではスパッタ法で電極金属を形 成した。これはオンチップ型 LILCと共通の技術である。内蔵 LILCの電極は厚み数μm程度が



図 M2 透過(S21)特性



図 M3 表面処理後の金属板

必要である。装置の性能に寄るが今回は電極厚み1μmを約45分のスパッタ時間で形成した。「誘電体皮膜の形成」はスパッタ法で得た電極に形成した。さらに20μm~50μmの金 属箔のサンプルを入手し、誘電体膜の形成に関する検討を行った。

次に厚み500µmの金属板を入手し、「表面積の拡大(拡面処理)」を検討した。金属板を 溶液に浸漬し、表面処理の効果を評価した。その結果、表面処理に斑(図M3)が生じてお り、その原因は金属板の製造プロセスに由来することが判明した。金属板メーカーと製造 法に関し検討を行い、製造方法を改善することにした。 4-2-1-2 シート状デバイスの検討

内蔵形電源デカップリング素子はプリント基板の内層にデバイスを配置する。言い換え ればプリント基板内の電源層に流れる高周波電力を抑制するデバイスを開発することであ る。シート状デバイスは磁性体,誘電体,抵抗体を単独または組み合わせて作成され、プ リント基板内の電源層,グラウンド層と共に構成する。今年度はシート状デバイス評価 TEG を試作し材料特性及び評価方法について検討を行った。

シート状デバイス評価方法を図 N1 に示す。評価基板(MSL 基板) にシート状デバイスを 密着させネットワークアナライザを接続し、伝送減衰率で評価する。MSL 基板を図 N2 に示 す。MSL 基板は、長さ 100mm,幅 50mm のベタグラウンドと、長さ約 50mm の信号線で構成さ れるマイクロストリップ線路(MSL)である。信号線幅は特性インピーダンス 50 Q で調整 する。信号線の長さは信号線幅を元に決める。ここで伝送減衰率 Rtp の定義式を式(N1)に 示す。S11 は反射率、S21 は透過率である。

$$R_{tp} = -10 \times \log\left(\frac{10^{\frac{S21}{10}}}{\left(1 - 10^{\frac{S11}{10}}\right)}\right) [dB]$$
(N1)



図 N1 シート状デバイス評価方法



図 N2 MSL 基板

シート状デバイスのサンプル2種,金属膜1種について伝送減衰率Rtpを評価した。測 定系の写真を図N3に示す。MSL 基板の下部にSMA コネクタを設け同軸ケーブルでネットワ ークアナライザと接続した。MSL 基板部の写真を図N4に示す。MSL 基板上にサンプルを置 きS11,S21を測定し、伝送減衰率Rtpを算出した。伝送減衰率特性を図N5に示す。





図N3 測定系の写真

図N4 MSL 基板部の写真

sampleA, sampleB はシート状デバイス, metal film は金属膜, MSL jig はシート状デ バイスを実装しない状態の MSL 基板単体の伝送減衰率特性である。特性線 MSL jig から MSL 基板の影響は 4GHz 付近で見られるが 2dB 程度であり、各デバイスの特性に比し無 視して差し支えない。デバイスの組成により伝送減衰率特性が異なることを確認した。



4-2-1-3 評価方法

「内蔵形LILC」はプリント基板実装用の部品「ミニバス形」に比べ、電極端子(リード) がないことによりインダクタンスを小さくすることが可能で、さらに「ミニバス形」に比 べ、LSIなど電極端子の極近くに配置可能である。以下、内蔵形LILCのフィルタ特性を 評価する方法について述べる。

図 P1 に磁界プローブによる評価方法を模式的に示す。入力側の電流値と出力側の電流値 を求めることにより、内蔵形 LILC のフィルタ特性を評価することが可能となる。入出力側 それぞれの電流を求める方法として、測定用配線部を LILC の両端に設け、測定用配線上で 磁界プローブを用いる方法がある。ボード内蔵形 LILC の評価の場合、測定用配線部として、 ストリップ導体幅 1mm 程度で特性インピーダンスが 50 Ω のマイクロストリップ線路を形成 させることが可能である。図 P2 はボード内蔵形 LILC 評価用 T E G の写真を示す。内蔵形 LILC 途中をマイクロストリップ線路で挟んだ構造となっており、両側のマイクロストリッ プ線路上で磁界プローブによる電流計測を行うことが可能となる。このT E G の断面構造 は図 P3 に示す模式図のとおりである。



図 P1 磁界プローブによる LILC 評価方法



図 P2 ボード内蔵形 LILC 評価用 T E G の写真



図 P3 内蔵形 LILC の構造

以下、磁界プローブによる電流計測の原理を述べる。図 P4 は被測定配線がマイクロス トリップ線路の場合における電流と磁界の関係を示す。z 方向に流れる電流 I により x 方 向に磁界が発生する。磁界プローブのループ面を x 方向に垂直な向きに向けると、ループ 面内を鎖交する磁界の時間変化に応じて、磁界プローブの出力電圧 Vout が発生する。

磁界プローブの出力電圧 Vout は使用可能な帯域内では磁界プローブのループ内平均 磁界 Have に比例し、その比例係数を C1 とすると周波数 f において以下の関係式(P1)が成 り立つ。なお、C1 は周波数依存性(周波数に比例)を持つ。

 $Have(f) = C1(f) \cdot Vout(f)$ (P1)

一方、ループ内平均磁界 Have は比測定配線を流れる電流 I に比例し、その比例係数を C2 とすると、以下の関係式(P2)が成り立つ。

$$I = C2 \cdot Have$$
(P2)

C2 は比測定配線の寸法・構造に依存するため、電磁界シミュレーション等により求めることが可能である。ボードレベルでの計測の場合、磁界プローブとして実績のある CP-2Sを使用するのが可能である。CP-2Sの場合、校正係数 C1(f)のデータが既に与えられているため、比例係数 C2を求めればよい。ボードレベルのマイクロストリップ線路の場合、簡単な計算により C2を精度良く求めることができる。



図 P4 マイクロストリップ線路における電流と磁界の関係

4-2-2 オンチップ形LILC

4-2-2-1 オンチップ型 LILC 試作

漏洩電磁波(EMI)を抑制する電源デカップリングは高周波電力を発生源近傍の狭い範囲 に封じ込めることが効果的である。高周波化が進む将来において、LSI内部すなわちシリ コンチップ内で電源デカップリングを実現することが必須と予想する。オンチップ型電源 デカップリング素子(LILC)のTEG概要図を図Q1に示す。同図の線路型素子形成部分が LILCである。オンチップ型LILCTEGの目的はプローバーでパッドにプロープを当て、透 過特性(S21)を評価することである。



LILCの形成部はアルミ配線の表面に誘電体を形成し、その後対向電極を取付ける。今年度は以下のプロセスを検討した。

- ・電極の形成
- 誘電体の形成

(電極の形成)

シリコンウェハに下部電極を形成した。熱酸化法でシリコンウェハに絶縁膜(酸化シリ コン)を形成し下部電極をスパッタ法で形成した。

(誘電体の形成)

配線の表面に誘電体を形成する方法として陽極酸化法を使用する。陽極酸化は溶液に電 極金属を浸漬し電圧を印加して陽極酸化膜を生成する。陽極酸化膜が誘電体として機能す る。陽極酸化に使用する溶液の組成は金属材料と密接に関係し不適切だと金属表面を浸食 するだけで酸化膜が形成されない。金属材料に適した溶液は重要な要件である。

誘電体を形成するための実験装置を図 Q2 に示す。ドラフト内に恒温水槽を置き、フォル ダに入れたサンプル(シリコン基盤)を陽極酸化用溶液に浸漬しつつ、電圧を掛けた。



図 Q2 誘電体形成用の実験装置

形成した誘電体を SEM や TEM により観察した。TEG の断面を TEM で観察した結果を図 Q3 に示す。下部電極の厚みは約 300nm, 誘電体の厚みは約 50nm であった。図 Q4 はオンチップ TEG 外観である。線路部の両端に特性評価用のプローブパッド部を設けた。



4-2-2-2 評価方法

「オンチップ形」は「内蔵形」と同様にプリント基板実装用の部品「ミニバス形」に比べ、電極端子(リード)がないことによりインダクタンスを小さくすることが可能で、さらに「内蔵形」や「ミニバス形」に比べ、LSI など電極端子の極近くに配置可能である。 以下、オンチップ形 LILC のフィルタ特性を評価する方法について述べる。

オンチップ LILC の評価方法は、「内蔵形」の場合と考え方は全く同じである。図 R1 は LILC のチップ内での配置を模式的に示す図である。LSI チップ内部のノイズ源となってい る回路ブロックの極近くに配置するのが望ましいと考えられる。「オンチップ形」の被測定 配線構造としては、マイクロストリップ線路、コプレナ導波路、コプレナストリップ等が 考えられる。ただし、「内蔵形」と「オンチップ形」では被測定配線と寸法が異なるため、 「オンチップ形」に見合う測定系(評価 TEG を含む)を構築する必要がある。ボード上配 線幅が 1 mm 程度であるのに対し、LSI チップ上の配線幅は 100 µm 程度かそれ以下になる と考えられる。ボードレベルの電流評価に用いられている CP-2S の空間分解能が 200 µm 程度であることを考慮すると、LSI チップ上配線上での評価に用いる磁界プローブとして は、空間分解能の観点から厳しい CP-2S ではなく、数十µm オーダーの空間分解能を有する 微小シールディドループプローブの方がふさわしいと考えられる。



図R1 LILC のチップ内での配置

微小シールディドループプローブを使う場合の問題点として、プローブ出力電圧 V から ループ内平均磁界 Have への変換係数 C1(f)のデータがないことが挙げられる。一方、ルー プ内平均磁界 Have から電流 I への比例係数 C2 については、「内蔵形」の場合と同様に電磁 界シミュレーションにより求めることが可能であると考えられる。そこで、変換係数 C1(f) を求める必要がある。変換係数 C1(f)を求めるために方法としては、電流が既知の伝送線 路上で磁界プローブの出力電圧を計測すればよい。図 R2 に特性インピーダンスが 50 Ω の コプレナ導波路を使った校正方法の一例を示す。コプレナ導波路の両端はカスケードマイ クロテック社製のエアコプレナプローブで接続され、一方のエアコプレナプローブは 50 Ω の同軸ケーブルを介して 50 Ω 系の信号発生源に接続し、もう一方のエアコプレナプローブ 側は 50 Ω で終端されている。これにより系全体が 50 Ω で整合されるため、コプレナ導波路 を流れる電流 I は次の式(R1)で表される。I = Vin / 50 (R1)

コプレナ導波路に流れる既知の電流 I が流れている状態で、コプレナ導波路の中心導体 上に磁界プローブを置いて磁界プローブ出力電圧 Vout を計測することにより、プローブ出 力電圧値 Vout と電流値 I の関係が求まる。比例係数 C2 は計算により求められるので、以 下の関係式(R2)より C1(f)を最終的に求めることが可能となる。

$$C1(f) = Have(f) / Vout(f)$$

= I / (Vout(f) · C2) (R2)



図 R2 コプレナ導波路を使った校正方法の一例

今回、微小シールディドループプローブの校正係数 C1(f)を求めるために電流校正基板 を作成した。電流校正基板内には図 R3 に示すようなコプレナ導波路を構成する導体パター ンが複数ガラス基板上に形成されている。導体材料は Au でコプレナ導波路の特性インピー ダンスが 50Ωとなるように寸法を決定した。寸法 w は 5~500 µm とし、寸法 s は特性イン ピーダンスが 50Ωとなる値を算出して決定した。寸法 w は 0~2000 µm とした。図 R4 に作 成した電流校正基板の写真を示す。



図R3 コプレナ導波路パターンの一例

図R4 電流校正基板の写真

電流校正基板が特性インピーダンス 50 Ω となっていることを確認するために、ネットワ ークアナライザを用いて各コプレナ導波路パターンのSパラメータを測定した。図 R2 に示 した信号発生源側をポート1、終端抵抗側をポート2に接続することにより測定系は構成 される。測定結果を図 R5 に示す。(a)はL=0 μmのパターンで実測された S21 である。こ のパターンはパッド部のみであるが、S21 はほぼ0 dB であることから、パッド部での伝送 ロスの影響はないことが分かる。

(b)から(d)はそれぞれL = 1000 μ m、L = 2000 μ m、L = 5000 μ m のパターンについて実 測された S21 である。これらから、

- ・Lが大きくなるにつれて、伝送特性が悪くなる
- ・ wが大きくなるにつれて、伝送特性が良くなる

ことが分かる。この原因として、導体抵抗の影響・寸法精度等が考えられる。

微小シールディドループプローブの校正を行う際には、ループ面が x 方法に垂直となるようにし、コプレナ導波路の中心導体の中心線上にプローブを置けばよい。

オンチップ LILC 評価用被測定配線の幅が、LSI の電源・グランドのグローバル配線程度 であるとすると、微小シールディドループプローブ校正用のコプレナ導波路パターンとし ては、wが 100 µm 以下でかつ伝送特性の良いものを選ぶのが望ましいト考えられる。オン チップ LILC 評価用被測定配線構造として、微小シールディドループプローブ校正用のコプ レナ導波路パターンをそのまま用いることにより、電流校正はさらに容易になる。今後微 小シールディドループプローブの校正を行う予定である。



図 R5 S21 測定結果

4-3 まとめ

情報通信装置本体からの直接放射、あるいは接続されたケーブルなどを伝わって外部へ 漏洩した電磁波を受信し、その漏洩電磁波に含まれる情報を抽出する「漏洩電磁波盗用」 に対して、回路技術の観点から解決に取り組むことにし、サブテーマとして、新しい電源 分配回路技術の研究開発を設定し、平成17年度は、以下の内容を実施した。

1) 検証試作と可能性検証

(情報通信機器試作評価または TEG の試作評価及び放射電磁界解析による検証) ア.装置レベルの評価

平成 16 年度末の中間目標(情報通信装置からの放射電界強度が、VCCI のクラス B に対 して概ね 20dB 以下となる技術の検証)は、マザーボードへの適用を主に達成した。しか しながら、デスクトップ型装置の評価に際し、未適用の周辺装置、モジュールは評価から その影響を除外した。マザーボードで効果が検証できたので、本委託研究の技術が実際の 装置に受け入れられるように「周辺装置/モジュール」への適用方法を検討する必要があ る。

そのため、装置レベルの評価として発生源の特定をまずおこなった。2004 年度に試作した電源デカップリング技術適用サーバマザーボードを遮蔽強化筐体に実装し VCCI 規制準拠の電波暗室において離隔距離 3m で測定した電界強度スペクトラムにおいてそれぞれのピークに対応する電磁漏洩発生源を調べた結果、528MHz のスペクトルは内蔵 HDD へ接続される IDE ケーブルに起因するなど特徴的なピークの原因が判明した。

電磁漏洩を装置全体として抑制するためには、個々の回路、筐体、ケーブルについて、 それぞれ最適な漏洩防止をおこなう必要がある。そのため、「周辺装置/モジュール/回路」 へ適用される形態を検討し、電源層と信号配線の位置関係などを中心に電源デカップリン グ効果が有効に機能する実施方法を開発した。また、機能(LAN やデータバス系,画像処 理系など)毎に最適な実施方法を開発すべく「個別回路」用の TEG を試作し、測定評価 解析を実施した。具体的には、筐体の遮蔽性能、ケーブルの影響、回路基板のグランディ ング方法について調べ、種々の対策を盛り込んだ大規模TEGによる検証を試みた。また、 PCカード,USBモジュールの影響を評価した。

イ. 個別回路の評価

EMI評価TEG、シールドビアTEG、電源層交差配線TEG、電源層構成、シール ドビアの効果解析、信号線のスキューの影響について電磁漏洩抑制方法を検討し、電源層 の層構成、シールドビアが大きな効果を持つことを確かめた。

種々の対策を盛り込んだ大規模TEGに関しては、今年度は、試作と全体の評価をおこ なったが、個別技術との関連、および、最終目標との関連については残された課題で平成 18年度に実施する予定である。

2) 要素技術の研究開発

また、並行して、平成18年度末の最終目標を達成するため、ボード内蔵,半導体オンチ ップ等の電源デカップリング技術の検討および効果の検証を行った。具体的にはア.内蔵 形デカップリング素子(LILC)研究開発、および、イ.オンチップ形デカップリング素子 (LILC)研究開発で、ア.内蔵形デカップリング素子(LILC)研究開発に関しては、今年度は シート状デバイス評価 TEG を試作し材料特性及び評価方法について検討を行った。また、 イ.オンチップ形デカップリング素子(LILC)研究開発においては、シリコンウェハに熱酸化 法でシルコンウェハに絶縁膜(酸化シリコン)を形成し、下部電極を形成した。下部電極 は純度を維持の観点からスパッタ法を用いた。次に、配線の表面に誘電体を形成する方法 として陽極酸化法を使用し、陽極酸化は溶液に電極金属を浸漬し電圧を印加して陽極酸化 膜を生成し、下部電極の厚みは約300nm,誘電体の厚みは約50nmの構造を作成できた。 今後、これらのデカップリング素子を実際の回路に組み込んで、所望の性能が得られるか を実証することが残された課題で、平成18年度に実施する予定である。

4-4 総括

平成17年度は、平成16年度末の中間目標(情報通信装置からの放射電界強度が、VCCI のクラスBに対して概ね20dB以下となる技術の検証)の達成から最終目標の達成のため、 本委託研究の技術が実際の装置に受け入れられるように「周辺装置/モジュール」への適 用方法を検討した。「装置レベルの評価」,「個別回路の評価」を実施し、「周辺装置/モジ ュール/回路」へ適用される形態を検討し、電源層と信号配線の位置関係などを中心に電 源デカップリング効果が有効に機能する実施方法を開発した。特に、「装置レベル」の測定 評価により、電磁漏洩箇所の特定を実施した。また、機能(LAN やデータバス系,画像処 理系など)毎に最適な実施方法を開発すべく「個別回路」用のTEGを試作し、測定評価 解析を実施した。また、同時に、平成18年度末の最終目標を達成するため、ボード内蔵, 半導体オンチップ等の電源デカップリング技術の検討および効果の検証用テスト基板 (TEG)の試作,評価と、デカップリング素子の試作を行った。また、今年度は、LSI の電源モデルを用いた回路基板からの電磁放射を解析できるシミュレーション法も開発し た。これらは、最終年度の目標達成のための基盤技術となると考えられる。

5 参考資料・参考文献

5-1 研究発表・講演等一覧

平成17年度は研究発表、講演等はなし。