

II-3. システム機器 (2)記録信号発生部

河野 宣之*

RECORDING SIGNAL GENERATOR

By

Nobuyuki KAWANO

1. はじめに

本装置は、IFコンバータの出力である0～2MHz周波数帯域をもつクリップされた信号を4MHzでサンプルする。また、時刻等のラベルをつけて、定められたフォーマットに従った連続するデジタルデータを作り、ダイフェーズ変調した後にVTRへ出力する。

記録信号発生部の機能は、出力するデータの記録装置によって大きく異なる。一般に磁気テープ等にアナログ信号を記録すると、再生される信号は記録された信号と必ずしも一致しない。この原因は、記録装置の振幅特性及び位相特性が入力信号の周波数帯域にわたって一定でないことと、記録時のテープ走行速度が再生時のそれと異なるためである。前者は、再生時にそれらの特性を補償する回路を設けるか、記録される信号をデジタル化することにより避けられる。しかし、後者については、テープ走行速度を制御するサーボ系に関係して、高い周波数を記録する場合は非常に困難で、かなり大がかりな装置が必要となる。そのために記録されるチャンネル数をもう一つ設け、信号の記録のほか、信号と同程度の周波数のクロックを同時に記録しておいて、再生時には、再生されるクロックを時間間隔の基準にすれば、テープ走行速度の違いによる影響は両方に等しいので、正確に元の信号を再生することができる。しかし、VTRには数Mbpsのデータを記録できるビデオチャンネルは一つしかなく、もう一つのオーディオチャンネルは、せいぜい数Kbpsのデータを記録できるにすぎないから、クロックを同時に記録することはできない。そこで記録信号を変調して記録し、後で再生して復調するときに得られるクロックを用いると、記録されたデータを正しく再生することができる。

このような理由から、本装置はサンプルして信号をデジタル化することと、これに時刻等のラベルを付けること、そして変調することが主な機能となる。したがってここでは、サンプリングに関する問題と、記録されるデータのフォーマット及び変調方式について検討するとともに、実際の装置について説明する。


2. 1ビットサンプリング

入力信号は、0～2MHzの周波数帯域をもった雑音であるから、サンプリング定理から4MHzでサンプルすればよい。サンプルして信号を量子化する際に、レベル分割数を幾つにするかは、その目的によって選択すべきである。レベル分割数を 2^n 個にとると、そのレベルを表すには n ビット必要であるから、4MHzでサンプルすると、1秒間のデータ数は $4 \times n \times 10^6$ ビットすなわち $4n$ Mbpsとなる。記録装置に用いるVTRはほかのレコーダに比して、高速データの記録ができる、それでも、せいぜい8～10Mbpsと考えられる。一方、遅延時間の決定精度は、受信帯域幅に反比例するから、データの記録速度が限定されている現状では、レベル分割数を最小(1ビット)にし、受信帯域幅をできるだけ広く取った方がより有利である。このような理由から、本装置では1ビットサンプリングすなわち、正(1と表す)又は負(0と表す)の判別のみを行っている。しかし、1ビットサンプリングでは振幅の情報が失われる難点があり、振幅の情報を必要とする目的には利用できない。

3. ミスサンプリング

1ビットサンプリングをする場合は、論理的には正(1)又は負(0)しか取り得ないが、実際に行う正又は負の判定は、それに用いる素子に固有の閾値以上の場

*鹿島支所 第三宇宙通信研究室



第1図 ミスサンプリング

合にのみ正確であり、入力信号が正の閾値と負閾値の間にあるときは、正にするか負にするか不明となる。このような状態でサンプルされたとき、ミスサンプリングと呼ぶことにする。ミスサンプリングを避けるためには、入力信号が0V付近に存在する確率を小さくすればよいから、入力信号を無限大の利得で増幅し、正及び負の閾値以上でクリップすればよいと考えられる。しかし、あまり利得を上げると、増幅器から発生する雑音自身がクリップされた信号として出力されるため、入力信号が零のときでも出力は零でなくなる。また、増幅器の通過帯域幅の制限により、クリップ信号の立ち上り、立ち下りが平滑化されて、完全にミスサンプリングを避けることはできない。第1図は、ミスサンプリングの概略を示している。ミスサンプリングが多く発生すると、このときに出力が正又は負をランダムに出力した場合には、S/N(信号対雑音比)が悪化することになり、正又は負の一方に偏る場合は、出力信号に直流成分が生じたことになる。前者は統計的にみると、極端に多くなければ重要でないが、後者は測定精度に影響するので、ぜひ避けなければならない。ミスサンプリングがどの程度の頻度で発生するか具体的に求めてみる。

入力信号は雑音であるから、電圧が $V \sim V+dV$ における確率密度 $p(V)$ は⁽¹⁾、

$$p(V) = [1 / \sqrt{2\pi V^2_{eff}}] \cdot \exp[-V^2 / 2 \cdot V^2_{eff}]$$

V^2_{eff} ; V^2 の実効値。

この信号を電圧利得 G で増幅すると、 $-V_0 \sim +V_0$ の間に存在する確率は、

$$P(V_0) = \int_{-V_0}^{V_0} (1/G \sqrt{2\pi V^2_{eff}}) \cdot \exp[-V^2 / 2G^2 V^2_{eff}] dV$$

$$\approx 2 V_0 / G \cdot \sqrt{2\pi V^2_{eff}}$$

ここで G は大きく、したがって、 $\exp[-V^2 / 2G^2 V^2_{eff}] \approx 1$ と仮定している。 V_0 が V^2_{eff} に等しい場合には、 G を 20 dB にすると、 $-V_0 \sim +V_0$ に存在する確率は 0.8% となり実質上問題はなくなる。次に、増幅器の通過帯域が $0 \sim 1000$ MHz とすると、これによる立ち上り、立ち下りが平滑化される。第1図のような短形波の場合は、閾値(正及び負の最大値のおよそ $1/2$) 間に存在する時間は 5 ns 程度である。一方、この信号が零を横切る回数 P_0 は、


$$P_0 = 2 \left[\int_0^\infty f^2 w(f) df / \int_0^\infty w(f) df \right]^{1/2} \sim 1.155 \times B$$

f ; 周波数
 $w(f)$; 規格化された電圧スペクトル
 B : 入力信号の周波数帯域幅 (0~B Hz)
 B ; ~ 2 MHz

である。上に述べたように、正及び負の閾値間の遷移時間が 5 ns であることと、零を横切る回数が $1.55 \times B$ であることから、ミスサンプリングの回数は全体に対し、約 1% となり、 $P(V_0)$ と同程度で実質上問題ない。

4. ダイフェーズ変調

先に述べたように、記録装置の記録速度が限定されているため、クロックを再生でき、しかも変調したときに最小のデータ量すなわち、最小のビットレートになることが望ましい。ダイフェーズ変調⁽²⁾はこの目的に最も適した変調方式である。本装置の場合、入力信号を 4 MHz で 1 ビットサンプリングをしているから、変調する前では 4 Mbps である。また、時刻等のラベルも同様に 2 進で表し、データの 1 部に挿入する。ダイフェーズ変調は、第2図に例示するように、0 レベルのときは、ビットの



第2図 ダイフェーズ変調


中間でレベル遷移を行わず、1のときは中間でレベル遷移を行い、かつ、1ビットごとに必ず遷移する方式である。したがって0のとき4Mbps、1のとき8Mbpsとなる。一般のデータは0と1が混在するので、4Mbpsと8Mbpsの混合された信号となることは明らかであろう。クロック及びデータの再生については本特集号、II-3.(3)で述べられる。

5. サンプリングをするタイミング

サンプリングをするタイミングが、両アンテナ側で同期していないと、両アンテナ間に遅延を生じたことに等しくなる。したがって、数 ns で遅延時間を求める場合には、サンプリングのタイミングを決めるサンプリングパルスの時間変動を数 ns 以下に押える必要がある。またサンプルパルスのパルス幅が広いと、実際にサンプルする位置が不明確になるので、必要以上のパルス幅をもたないように注意しなければならない。更に、サンプルパルスの波形自身が使用する素子の温度変化等により変形すると、上に述べたサンプルパルスが、時間軸上で変動することと等価になることがあり得る。このような理由から、サンプラ及びサンプルパルスを作る回路は、高速で、しかも外的条件の変化を受けにくい素子で作らなければならない。ただし、ここで述べているサンプルパルスの時間軸上での変動は、一つ一つのパルスの変動ではなく、例えば、データの積分時間にわたる平均値の変動である。したがって、個々のパルスが時間軸上で多少変動していても、その平均値が一定でかつ、各々のアンテナ側の時刻標準と同期しておればよいと言える。もちろん、各々のアンテナ側の時刻標準のズレ(時刻同期誤差)については、別途測定しなければならない。

6. 構成機器


第3図に示されるように、記録信号発生部は六つの機器に分けられる。ここでは、構成する各機器について少し詳しく述べることにする。





第3図 記録信号発生部概略図
実線で書かれた部分が記録信号発生部に含まれる。

6.1 タイミング発生器

タイミング発生器は、記録信号発生部で使用する全周波数を作る24MHzを発生する装置である。タイミング発生器はVCXO(電圧制御水晶発振器)と、Automatic Phase Controllerとで構成され、Cs周波数標準器から供給される高精度の5MHzにVCXOの出力(24MHz)をフェーズロックする機能を有する。このフェーズロックの動作を行うための位相比較は、24MHzと5MHzを、それぞれ24分周及び5分周した1MHzで行っている。位相比較器は、入力信号の位相誤差に比例した幅の2系統のパルスを出力し、後に接続されたループフィルタを駆動する。ループフィルタは、そのパルス幅に相当する時間だけ電荷を充電又は放電することによってVCXOを制御する電圧を確立する。そして、位相誤差が0になったとき、その充放電は起らず、その後はVCXOの変動を補正する程度のわずかな充放電が繰り返される。この結果24MHzの安定度は、時間にして±5ns以下にされていて、遅延時間の決定精度と同程度かそれ以下になっている。第4図に、その概略を示す。



第4図 タイミング発生器の概略



第5図 ビデオデータ出力フォーマット

6.2 クロック発生器

クロック発生器は、記録信号発生部で使用する全周波数を作る。必要な周波数とその目的を、第1表に示している。VTRは記録及び再生するときに、1/60秒ごとにヘッドを切り替える。1/60秒は、ちょうどテレビでいう1画面に相当する。そのために、1/60秒以上データを連


第1表 記録信条発生部で使用される周波数とその目的

周波数	目的
8 MHz	ビデオデータのダイフェーズ変調
4 MHz	サンプリング、ビデオデータ出力
2.66MHz	タイミング用
4 Hz	オーディオデータのダイフェーズ変調
2 kHz	オーディオデータ出力
60Hz	1フレーム長を決める。VTR駆動用同期パルス
20Hz	0又は3の倍数フレームであるか判定する。
1 Hz	時刻同期

続させて出力すると、ヘッド切替時にデータが欠損するおそれがある。このような理由のために1/60秒をブロックとし、各ブロックに、0から59の序数(フレームナンバと言う)を付してデータを区別している。本装置では、4MHzで1ビットサンプリングを行っているので、1/60秒間のデータは66666.66…ビットとなっており、整数にならない。そこで、フレームナンバが0又は3の倍数のときは1フレームを66666ビットにし、それ以外のときは66667ビットにしている。このような事情は、時刻等のデータであるオーディオデータについても同様で、各フレームごとにビット数を制御する信号もクロック発生器で作っている。なお第1表で60Hzの使用目的として、VTR駆動用同期パルスとあるのは、VTRの走行速度及びヘッド回転速度を常時一定にするために、高安定な24MHzから作られる60HzをVTRに供給することを意味している。

6.3 ビデオ信号発生器

ビデオ信号発生器は、クロック発生器で作られる各周波数のクロックを基に、IFコンバータの出力であるクリップされた、周波数帯域0~2MHzの信号をサンプルし、定められたフォーマットに従ってラベル、データを連続して並べ、ダイフェーズ変調後にVTRに出力する。



第6図 オーディオデータ出力フォーマット

第5図は、ビデオデータの出力フォーマットを示している。第5図で述べているシンクワードとは、フレームの始まり及び終了を示すもので、再生時にこれを検出してデータの格納開始及び終了を行う。なお、ラベルの時間帯にはサンプルされたデータは除かれる。次にミスサンプリングの処理について述べる。まず、入力信号は高速コンパレータで整形され、中間値の時間幅を極小小さくしている。もし、この中間値をサンプルした場合、サンブラ (Dタイプ・フリップ・フロップのD入力にクリップ信号を加え、4 MHzをクロックとしてサンプルする) の出力は1になるか0になるか不確定になるので、サンブラを2系統備え、同時にサンプルさせ、互いに異なる結果が出たとき、その都度1と0を交互に出力し、長時間平均すると一種の雑音として扱えるようにしている。

6.4 オーディオ信号発生器

オーディオ信号発生器は、時刻及び記録信号発生部で生じた誤動作を符号化し、ダイフェーズ変調して出力する。オーディオデータは1ビットを0.5 msとしており、したがって、0又は3の倍数フレームは33ビット、それ以外のときは34ビットから構成されている。第6図に、オーディオデータの出力フォーマットを示している。

6.5 クロックモニタ

先に述べたように、1データ欠損すると、測定される遅延時間は250 nsの誤差を生ずるから、データの欠損には注意を払わなければならない。データの欠損は、主にサンプルパルスの欠除(ミクロクロックと呼ぶ。)により生じるから、24 MHzから作られる4 MHzのクロックを常時監視し、発生した場合は、オーディオデータとしてその発生を記録すると同時に、警報を発するようにしている。一方、サンプルするタイミングのずれ、すなわち、時刻同期誤差は、測定される遅延時間の誤差となって測定値を乱すことになるから、時刻標準としているCs原

子周波数標準器の秒パルスと、記録信号発生部の基準となっている24 MHzから作られる秒パルスとが、常時同期しているから監視している。もし同期が外れた場合は、ミクロクロックと同様に、オーディオデータとして記録される。

7. あとがき

記録信号発生器は、そのほとんどがデジタル回路であり、データ量が4 Mbpsであるから、VLBIシステムの中では、現在の電子技術からみて、ほとんど問題のない部分と思われる。しかし、遅延時間の測定精度を1 ns以下にしようとする、サンプルするタイミングの安定度が問題になってくるであろう。本装置のごとく、フェーズロックループによる安定化では、せいぜい数 nsの安定度に抑えられる程度である。これを、更に改善するには、原子周波数標準器の超高安定な出力を通信して、直接サンプルパルスを作ることが望ましく、更に入力信号をサンプルするまでに関係した回路は、外的条件の変化を受けにくく、かつ、高速動作可能な素子を用いる必要がある。

終わりに、本装置の製作にあたった日本通信機株式会社、平田哲郎氏、御指導、御援助を頂いた船川前支所長、生島支所長並びに川尻室長に謝意を表します。

参考文献

(1) Rice S.O.; "Mathematical Analysis of Random Noise", B. S. T. J. July 1944.
 (2) Clark B.G., Weimer R. and Weinreb S.; "NRAO Electronics Division Internal Report 118 THE MARK II VLB SYSTEM", April 1972.

